一種低壓埋溝vdmos器件的製作方法

2023-05-30 18:29:41

專利名稱：一種低壓埋溝vdmos器件的製作方法
技術領域：
一種低壓埋溝VDMOS器件，屬於半導體器件技術領域。
背景技術：
功率MOSFET (金屬氧化物半導體場效應電晶體)是在MOS集成電路工藝基礎上發 展起來的新一代電力開關器件。垂直雙擴散金屬氧化物半導體(VDM0Q器件具有輸入阻抗 高、開關速度快、工作頻率高、電壓控制、熱穩定性好等一系列獨特特點，目前已在開關穩壓 電源、高頻加熱、計算機接口電路以及功率放大器等方面獲得了廣泛的應用。VDMOS (垂直雙擴散金屬氧化物半導體場效應電晶體)器件雖然在低壓應用領域， 可以得到較理想的導通電阻和開關特性，但是隨著集成電路應用的電源電壓不斷降低，由 功率器件導通電阻產生的導通損耗成為制約整個電路系統能效的一個瓶頸，所以使低壓功 率器件獲得較低的導通損耗一直是功率器件不斷向前發展的一個方向。傳統的VDMOS器件，如圖1所示，其中多晶矽柵電極極9採用的是平面柵結構，電 流在流向與柵表面平行的溝道時，多晶矽柵電極9下面的P型體區5由半導體表面反型 形成的反型層溝道是電流的必經之路，它成為電流通道上的一個串聯電阻，並且在低壓時 VDMOS溝道電阻遠遠大於JFET電阻，成為VDMOS導通電阻最大組成部分。正是由於這個反 型層溝道形成的溝道電阻的存在，使得傳統低壓VDMOS器件難以獲得較低的導通損耗。文獻 B. Jayant Baliga,Fellow IEEE, Tsengyou Syau and Prasad Venkatraman, TheAccumulation-Mode Field-Effect Transistor A New Ultralow On—Resistance MOSFET，IEEEELECTRON DEVICE LETTERS, VOL. 13, NO. 8, AUGUST 1992，提供了一種溝槽柵積 累型超低導通電阻MOSFET器件，如圖2所示，其中多晶矽柵採用了溝槽柵3結構代替平面 柵結構，該結構中不存在P型體區並且溝槽柵3—直延伸到N+漏區1，通過側壁氧化等一系 列特殊加工，側壁氧化層外側的N—外延層區2內形成了垂直於矽片表面的溝道。工作時電 流從N+源區4直接流進垂直溝道而進入N+漏區1，使得原胞密度增加，改善了器件的導通 特性，降低了導通電阻，從而獲得了較低的導通損耗。但是此種結構對製造工藝提出了更高 的要求，並且反向漏電流大。

發明內容
本發明提供一種低壓埋溝VDMOS器件，該器件結構與傳統的VDMOS結構類似，採 用平面工藝製作，並且在製備深P體去時使用高能離子注入取代傳統的雙擴散工藝，僅使 用4張光刻版。耐壓可達30V以上，洩漏電流水平與傳統結構基本相當，而比導通電阻僅為 95μ Ω · cm2，遠小於傳統結構的600μ Ω · cm2。本發明技術方案如下一種低壓埋溝VDMOS器件，其基本結構如圖3所示，包括金屬化漏極1、N+襯底2、 N_外延層3、深P體區5、N型重摻雜區6、P型重摻雜區7、柵氧化層8、多晶矽柵電極9、金 屬化源極10。金屬化漏極1位於N+襯底2背面，N—外延層3位於N+襯底2正面。兩個深P體區5位於N—外延層3上部的兩側，深P體區5的外側部分通過P型重摻雜區7與金屬 化源極10相連；深P體區5的內側部分通過N型重摻雜區6與金屬化源極10相連。兩個 N型重摻雜區6之間的N—外延層3的表面是柵氧化層8，柵氧化層8的表面是多晶矽柵電 極9，多晶矽柵電極9與金屬化源極10之間是隔離介質。所述深P體區5採用高能離子注 入工藝製作；所述柵氧化層8的厚度在5 30納米之間。上述技術方案中深P體區5採用高能硼離子注入，注入能量為50KeV 150KeV且注入劑量在 3 X IO12 5 X IO13CnT2之間；N型重摻雜區6採用砷離子注入或砷離子擴散，砷離子能量為 IOKeV 30KeV且劑量為2X IO19 9X IO19CnT3之間；P型重摻雜區7採用硼離子注入或硼 離子擴散，硼離子能量為20 40KeV且劑量為2 X IO19 2X 102°cnT3之間。本發明所提供的一種低壓埋溝VDMOS器件，採用與常規CMOS工藝相兼容的製造工 藝，在滿足擊穿電壓且洩漏電流很小的情況下，可得到極小的比導通電阻。現以圖3為例， 說明本發明的工作原理。本發明所提供的一種低壓埋溝VDMOS器件，柵氧化層8厚度非常薄(僅有幾納米 到幾十納米)，而兩個深P體區5之間距離為1微米左右。本發明結構在不加任何電壓時， 由柵氧化層8、N_外延層3和深P體區5構成的兩個埋溝結構11被上下兩個耗盡區完全交 疊耗盡上面為柵氧化層8和N—外延層3構成的金屬氧化物半導體結構耗盡區，下面為深P 體區5和其上方N_外延層3所構成的PN結耗盡區。當多晶矽柵電極9和金屬化源極10接 地，金屬化漏極1加正電壓測試耐壓時，埋溝結構11和結型場效應電晶體區4(由兩個深P 體區5和之間的N—外延層幻同時起作用，使得漏極到源極的電流通路被完全夾斷，洩漏電 流很小，擊穿發生在深P體區5和其下方N_外延層3構成的PN結處；當金屬化源極10接 地，多晶矽柵電極9加正電壓時，埋溝結構11中形成多少載流子積累層，溝道開啟，金屬化 漏極1加正電壓時，形成正嚮導通。由於結型場效應電晶體區4相對較寬(1微米左右)，所以在器件不加任何偏置的 情況下，結型場效應電晶體區4不完全耗盡，即此區可為載流子提供通路；由於埋溝區11非 常薄，所以此區在器件不加任何偏置下完全耗盡，載流子不能通過，對於埋溝區11，其耗盡 情況取決於柵氧化層8的厚度和N—外延層3及深P體區5的濃度。所以器件的導通與開 啟主要取決於埋溝結構11的狀況，即柵電壓的偏置情況。由於柵氧化層8厚度非常薄(僅 有幾納米到幾十納米)，所以器件的柵控能力非常強，這使得器件在開啟與耗盡狀態之間的 轉換非常容易。這樣，器件的導通電阻主要取決外延層3的濃度及厚度，所以在滿足器 件耐壓的情況，為了減小導通電阻，應儘量增加N—外延層3的濃度及減小N—外延層3的厚 度。此外，由於柵氧化層極薄，所以器件的閾值電壓較低。所提供的如圖3所示的一種低壓埋溝VDMOS進行了仿真。仿真器件參數為N+襯 底區2摻雜1. 8 X IO19CnT3 ;N_外延層3摻雜2 X 1016cm_3，厚度為3 μ m ；結型場效應電晶體區 4寬度(即兩個深P體區5之間的距離)為1. 4um ；P體區5摻雜濃度為3 X 1017cm_3，厚度為 0. 45 μ m ；N型重摻雜區6摻雜8 X IO1W3,寬度為0. Ium ；P型重摻雜區7摻雜1. 8 X 102°cm_3， 寬度為0. Ium ；柵氧化層8厚度為8nm，寬度為1. 4um ；埋溝區11厚度為0. 05um ；仿真元胞 寬度為2 μ m。圖4是上述一種低壓埋溝VDMOS的擊穿電壓仿真曲線圖，由圖4可知，器件 的擊穿特性良好，擊穿電壓可達31V，並且洩漏電流非常小。圖5是其閾值電壓特性仿真曲線，由圖5可知，該器件的閾值電壓較小，器件的轉移特性在較小的柵源電壓下達到飽和。 圖6是導通電阻特性仿真曲線圖，其中柵源電壓等於IOV0由圖6可知，器件的導通電阻為 95 μ Ω κπι2。綜上所述，本發明提供的一種低壓埋溝VDM0S，其工藝相對於常規VDMOS結構 極為簡單，且由於結合了結型場效應管結構和埋溝結構，在滿足耐壓的情況下，使得器件的 洩漏電流較小，導通電阻極小。


圖1是傳統的VDMOS器件結構示意圖其中，1是金屬化漏極，2是N+襯底區，3是N—外延層，4是結型場效應電晶體區，5 是P體區，6是N型重摻雜區，7是P型重摻雜區，8是柵氧化層，9是多晶矽柵電極，10是金 屬化源極。圖2是一種溝槽柵積累型超低導通電阻MOSFET器件結構示意圖。其中，1是金屬化漏極，2是N+襯底區，3是N_外延層，4是溝槽多晶矽柵，5是N型 重摻雜區，6是柵氧化層，7是金屬化源極。圖3是本發明提供的一種低壓埋溝VDMOS結構示意圖。其中，1是金屬化漏極，2是N+襯底區，3是N_外延層，4是結型場效應電晶體區，5 是深P體區，6是N型重摻雜區，7是P型重摻雜區，8是柵氧化層，9是多晶矽柵電極，10是 金屬化源極，11是埋溝結構。圖4是本發明所提供的一種低壓埋溝VDMOS擊穿電壓仿真曲線圖。從圖中可以看出本發明結構的擊穿電壓在31V以上。圖5是本發明所提供的一種低壓埋溝VDMOS的閾值電壓特性仿真曲線圖。圖6是本發明所提供的一種低壓埋溝VDMOS的柵極電壓等於IOV時的導通電阻特 性仿真曲線圖。
具體實施例方式一種低壓埋溝VDM0S，如圖3所示，包括金屬化陰極1，N+襯底區2，N_外延層3，結 型場效應電晶體區4，深P體區5，P型重摻雜區6，N型重摻雜區7，柵氧化層8，多晶矽柵電 極9，金屬化陽極10，埋溝結構11。一種低壓埋溝VDMOS器件，其實施例可以採用以下方法製備得到，工藝步驟為一、單晶矽準備，採用N型重摻雜區熔單晶矽(N型雜質)襯底2，摻雜濃度為 1. 8X1019cm_3，其晶向為 ，厚度為 5μπι。二、外延層生長，採用氣相外延VPE方法在溫度1000°C、真空條件下，在襯底2上生 長3 μ m的N_外延層3，磷摻雜濃度為2 X 1016cm_3。三、深P體區注入硼，在整個矽片表面澱積一層4μπι厚的光刻膠，用Poly光刻版 進行光刻深P體區5的圖形，然後高能硼離子注入，劑量為6. 5Χ 1012cm_2，能量為80KeV，形 成深P體區5，摻雜濃度為3 X IO1W,深P體區5上表面結深為0. 05 μ m，深P體區5下表 面結深為0. 5μπι。四、製備多晶矽柵，使用幹氧方法，在1000°C時，2. 5slm O2和67sCCmHCl氛圍條件 下幹氧氧化2. 5分鐘，生長厚度為8nm的柵氧化層，在635°C時klm SiH4氣氛條件下化學
5氣相澱積15分鐘，澱積厚度為0. 4 μ m的多晶矽，用多晶矽區Poly光刻版，採用現有技術對 多晶矽和柵氧化層進行金屬氧化物半導體結構圖形的光刻，得到多晶矽柵電極9和二氧化 矽柵氧化層8。五、製備N型重摻雜區NSD，使用多晶矽區Poly光刻版進行重摻雜區砷注入，劑 量為7X 1013cm_2，能量為20KeV，得到N型重摻雜區7，峰值摻雜濃度為8X 1019cm_3，結深為 0. 1 μ m。六、製備P型重摻雜區PSD，使用多晶矽區PSD光刻版進行重摻雜區硼注入，劑量 為4X IO1W2,能量為30KeV,得到N型重摻雜區7，峰值摻雜濃度為SXlO1W,結深為 0. 3 μ m0七、製備接觸孔，在520°C時 5slm SiH4,15slm 02，33sccm B2Hf^nZSsccm PH3 氣氛 條件下化學氣相澱積35分鐘，澱積厚度為3um的SiO2，採用Contact光刻版進行刻蝕多晶 矽電極和金屬化源極接觸孔。八、正面金屬化，在整個器件表面濺射一層厚度為4 μ m的金屬鋁，採用Metal光刻 版進行刻蝕金屬鋁，形成柵電極金屬壓焊點和金屬化陽極10金屬壓焊點。九、背面減薄及金屬化，對器件背面進行機械減薄處理，將器件減薄至15 μ m左 右，之後按現有技術在器件背面濺射厚度為4μπι的金屬鋁，形成金屬化漏極1引線。再按現有技術進行初測、劃片、燒結、引線鍵合、中測、封裝和總測，得到本發明低 壓埋溝VDMOS器件。按上述製備過程所製備的低壓埋溝VDMOS器件的擊穿電壓仿真曲線如 圖4所示，由圖4可知，器件的擊穿特性良好，擊穿電壓可達31V，並且洩漏電流非常小。圖 5是其閾值電壓特性仿真曲線，由圖5可知，該器件的閾值電壓較小，器件的轉移特性在較 小的柵源電壓下達到飽和。圖6是導通電阻特性仿真曲線圖，其中柵源電壓等於10V。由圖 6可知，器件的導通電阻為95μ Ω · cm2。本實施例的方法中共採用4張光刻版，按照版號的順序依次為Poly光刻版，PSD光 刻版，Contact光刻版和Metal光刻版。本實施例的方法進行的離子注入過程有深P體區硼注入，NSD磷注入，PSD硼注 入。採用本發明的一種低壓埋溝VDM0S，可以實現低的導通壓降。隨著半導體技術的發 展，採用本發明還可以製作更多的快速低功耗器件。
權利要求
1.一種低壓埋溝VDMOS器件，包括金屬化漏極(1)、N+襯底⑵、N_外延層(3)、深P體 區(5)、N型重摻雜區(6)、P型重摻雜區(7)、柵氧化層(8)、多晶矽柵電極(9)、金屬化源 極(10)；金屬化漏極⑴位於N+襯底⑵背面，N_外延層(3)位於N+襯底⑵正面；兩個 深P體區( 位於N—外延層( 上部的兩側，深P體區(5)的外側部分通過P型重摻雜區 (7)與金屬化源極(10)相連；深P體區(5)的內側部分通過N型重摻雜區(6)與金屬化源 極(10)相連；兩個N型重摻雜區(6)之間的N—外延層(3)的表面是柵氧化層(8)，柵氧化 層⑶的表面是多晶矽柵電極(9)，多晶矽柵電極(9)與金屬化源極(10)之間是隔離介質； 所述深P體區( 採用高能離子注入工藝製作；所述柵氧化層(8)的厚度在5 30納米之 間。
2.根據權利要求1所述的一種低壓埋溝VDMOS器件，其特徵是，深P體區( 採用高 能硼離子注入，注入能量為50KeV 150KeV且注入劑量在3X IO12 5X IO13CnT2之間，N 型重摻雜區(6)採用砷離子注入或砷離子擴散，砷離子能量為IOKeV 30KeV且劑量為 2X IO19 9X IO19CnT3之間，P型重摻雜區(7)採用硼離子注入或硼離子擴散，硼離子能量 為20 40KeV且劑量為2 X IO19 2 X IO2W之間。
全文摘要
一種低壓埋溝VDMOS器件，屬於半導體器件技術領域。本發明利用掩埋層溝道結構大大降低了溝道電阻，並且金屬氧化物半導體結構的柵氧化層非常薄，利用金屬氧化物半導體結構表面電場效應，柵源極間加正向電壓時形成積累層而加反向電壓時形成耗盡層，在很小的正向柵電壓下柵氧化層的下半導體表面發生電子或者空穴積累，從而獲得極低的導通電阻和良好的開關特性。該結構器件可廣泛應用於可攜式電源和CPU電源系統。
文檔編號H01L21/336GK102097479SQ20101059445
公開日2011年6月15日 申請日期2010年12月19日 優先權日2010年12月19日
發明者任敏, 餘士江, 姜貫軍, 張波, 李吉, 李婷, 李澤宏, 肖璇, 謝加雄 申請人:電子科技大學