一種h型柵soi器件的建模方法
2023-05-29 09:43:06 2
一種h型柵soi器件的建模方法
【專利摘要】一種SOI?MOS器件的建模方法，其中該SOI?MOS器件為H型柵SOI?MOS器件，該方法包括：a.提取所述MOS器件的模型參數，包括直流參數和交流參數；b.計算額外柵電容；c.以提取的MOS器件模型為基礎，採用子電路模型，在柵和體之間加上額外的柵電容，生成最終模型。根據本發明提供的建模方法，考慮H型柵SOI器件中額外的山電容對器件的性能的影響，提高了模型的精確度，能夠有效的運用於對H型柵SOI器件的仿真設計。
【專利說明】一種H型柵SOI器件的建模方法
【技術領域】
[0001]本發明涉及器件提參建模領域，尤其涉及一種H型柵SOI器件的建模方法。
【背景技術】
[0002]隨著集成電路技術的發展和越來越廣泛的應用，集成電路設計時必須考慮其高可靠性、高性能、低成本的要求，人們對IC CAD軟體統計容差分析、優化設計、成品率、成本分析及可靠性預測的功能和精度要求也越來越高。而在IC CAD軟體中，MOSFET的器件模型是將IC設計和IC產品功能與性能聯繫起來的關鍵紐帶。伴隨著集成器件尺寸越來越小，集成規模越來越大，集成電路工序越來越複雜，對器件模型的精度要求也越來越高。當今一個精確的MOSFET模型無疑已成為IC CAD設計者首要解決的問題，一直也是國際上研究的重點和熱點。目前業界主流的MOSFET器件模型為BSM模型，所對應的SOI MOSFET器件模型為B SIMSOI模型。
[0003]BSIMS0I所針對的器件為條型柵器件，在實際電路設計時，H型器件是一種常用的器件，在此種情況下會增加柵電容，原有的BSM SOI模型沒有考慮此因素的影響。
[0004]因此，需要提供一種考慮額外柵電容影響的H柵SOI器件建模方法。
【發明內容】
[0005]針對現有技術的不足，本發明提供了一種考慮額外柵電容影響的H柵SOI器件建模方法。該方法包括:
[0006]一種SOI MOS器件的建模方法，其中該SOI MOS器件為H型柵SOI MOS器件，該方法包括:
[0007]a.提取所述MOS器件的模型參數，包括直流參數和交流參數；
[0008]b.計算額外柵電容；
[0009]c.以提取的MOS器件模型為基礎，採用子電路模型，在柵和體之間加上額外的柵電容，生成最終模型。
[0010]其中，所述MOS器件模型為BSMSOI模型。
[0011]其中，所述額外柵電容包括第一額外柵電容SI和第二額外柵電容S2兩部分。
[0012]其中，計算所述額外柵電容的方法是:
[0013]提取大面積MOS管的交流參數，獲得該MOS管的電容，根據大面積MOS管的電容獲取單位面積柵氧電容。
[0014]根據本發明提供的建模方法，考慮H型柵SOI器件中額外的山電容對器件的性能的影響，提高了模型的精確度，能夠有效的運用於對H型柵SOI器件的仿真設計。
【專利附圖】
【附圖說明】
[0015]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發明的其它特徵、目的和優點將會變得更明顯:[0016]圖1為根據本發明的H型柵SOI MOS器件建模方法的流程圖；
[0017]圖2為示例性的H型柵SOI MOS器件的版圖示意圖；
[0018]附圖中相同或相似的附圖標記代表相同或相似的部件。
【具體實施方式】
[0019]下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用於解釋本發明，而不能解釋為對本發明的限制。
[0020]為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，並參照附圖，對本發明進一步詳細說明。本實施例以中國科學院微電子研究所0.18um SOI工藝為例進行說明。為了簡化本發明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，並且目的不在於限制本發明。此外，本發明可以在不同例子中重複參考數字和/或字母。這種重複是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關係。
[0021]下面參考圖1和圖2來說明本發明。
[0022]圖1為根據本發明的H型柵SOI MOS器件建模方法的流程圖。
[0023]在步驟SI中，建立包含模擬H型柵SOI MOS器件MOS器件模型。該模型為BSMSOI模型。
[0024]參考圖2來說明本發明所針對的H型柵SOI MOS器件。
[0025]圖2為示例性的H型柵SOI MOS器件的版圖示意圖。H型柵SOMOS器件包括源端S201、柵端S202、漏端S203、第一體引出端S204和第二體引出端S205以及第一延伸區域S206、第二延伸區域S207、第三延伸區域S208和第四延伸區域S209，其中，所述柵端S202除了與源漏區直接相鄰的基本柵端SO以外，還包括與體引出端相鄰的第一額外柵端SI和第二額外柵端S2 ;在該器件中，源端S201、漏端S203、襯底和基本柵端SO之間存在PN結電容CO，和第一額外柵端SI和第二額外柵端S2之間存在第一額外柵電容Cl和第二額外柵電容C2。
[0026]而目前的BSIMS0I模型中未考慮第一額外柵電容Cl和第二額外柵電容C2，而只考慮了源端S201、漏端S203和基本柵端SO之間存在PN結電容CO。
[0027]為此，本發明的實施例中一種考慮額外柵電容影響的H柵SOI器件建模方法。
[0028]首先，提取所述MOS器件的模型參數，包括直流參數和交流參數；這一部採用的是業界標準的方法對器件參數進行提取，在此不再贅述。
[0029]接下來，計算額外柵電容，具體的，計算額外柵電容的面積，即圖2中的S2+S1 ;具體的，根據步驟a中所提取大面積MOS管的交流參數，獲得該MOS管的電容，根據大面積MOS管的電容獲取單位面積柵氧電容。
[0030]最後，以提取的MOS器件模型為基礎，採用子電路模型，在柵和體之間加上額外的柵電容，生成最終模型。
[0031]在本實施例中，建模所需的代碼如下:
[0032].subckt nch d g s e p w = le_61 = le_6as = 1 w*4.8e_7 1 ps='2*w+0.96e_6 ' psl = 0.96e_6ad = ' w*4.8e_7 ' pd = ' 2*w+0.96e_6 ' pdl =0.96e_6GA = ' (L+0.96e_6)*0.4e-6' dtemp = Ocount = I
[0033]其中，GA為額外的柵面積，即圖1的S1+S2 ；
[0034]m I d g s e P nmos w = w 1 = 1 as = as ps = ps ad = ad pd = pd dtemp =dtemp m = count
[0035]其中，nmos為MOS管模型名；
[0036]Cg g p' GA*8E-3'
[0037]其中，柵和體之間加上電容，GA為面積，8E-3為單位面積電容；
[0038]…
[0039]…
[0040].ends nch
[0041]此過程可以通過商用軟體例如安捷倫的MBP(ModelBuilderProgrammer)來實施。可以針對某種特定的H型柵SOI 工藝，分別提取MOS器件模型和額外柵電容的參數。從而可以對該種工藝中的H型柵SOI MOS器件進行準確的建模。
[0042]利用環振對此模型進行了驗證，101級8分頻環振的測試周期為70ns，採用標準方法提取的模型的仿真結果為56ns，採用我們提出的模型的仿真結果為73ns，可以看出我們的提出的模型與測試結果符合很好，與標準方法提取的模型相比有很大的提高。
[0043]上述實施例為本發明較佳的實施方式，但本發明的實施方式並不受上述實施例的限制，其他的任何未背離本發明的精神實質與原理下所作的改變、修飾、替代、組合、簡化，均應為等效的置換方式，都包含在本發明的保護範圍之內。
【權利要求】
1.一種SOI MOS器件的建模方法，其中該SOI MOS器件為H型柵SOI MOS器件，該方法包括: a.提取所述MOS器件的模型參數，包括直流參數和交流參數； b.計算額外柵電容； c.以提取的MOS器件模型為基礎，採用子電路模型，在柵和體之間加上額外的柵電容，生成最終模型。
2.根據權利要求1所述的方法，其中MOS器件模型為BSIMS0I模型。
3.根據權利要求1所述的方法，其中額外柵電容包括第一額外柵電容Cl和第二額外柵電容C2兩部分。
4.根據權利要求1所述的方法，其中計算額外柵電容的方法是: 根據步驟a中所提取大面積MOS管的交流參數，獲得該MOS管的電容，根據大面積MOS管的電容獲取單位面積柵氧電容。
【文檔編號】G06F17/50GK103955570SQ201410163198
【公開日】2014年7月30日 申請日期:2014年4月22日 優先權日:2014年4月22日
【發明者】卜建輝, 羅家俊, 韓鄭生 申請人:中國科學院微電子研究所