輸出阻抗可變電路的製作方法
2023-06-10 19:10:51 1
專利名稱：輸出阻抗可變電路的製作方法
技術領域：
本發明涉及用於在光學地記錄/再現信息的裝置中調整光電檢測器IC的輸出阻抗的輸出阻抗可變電路。
背景技術：
在光碟裝置、光磁碟裝置等光學地記錄/再現信息的裝置中，將來自盤的反射光轉換為電信號的光拾取器(optical pickup)，主要由以下部分構成使光會聚的透鏡；將光信號轉換為電壓的作為半導體裝置的光電檢測器IC(PDICPhoto Detector IC)；以及從PDIC連接到主體的信號處理基板的撓性印刷布線基板(FPCFlexible PrintedCircuit Board)。
PDIC的輸出經由FPC輸入到主體的信號處理基板。這裡，FPC可用由線圈和電容構成的等效電路來表示。因此，信號處理基板的輸入頻率特性中出現FPC的由線圈和電容構成的電路的傳遞特性所引起的峰化(peaking)。該峰化通過PDIC內部的寄生元件、公共阻抗等進入PDIC的內部電路，成為使PDIC的頻率特性變化或使PDIC內部的運算放大器振蕩的原因。
已知有為了使放大器的頻率特性可變，而按照控制信號使峰化電路與該放大器電連接或斷開的電晶體開關電路(參照專利文獻1)。
日本特開昭62-264721號公報發明內容為了防止峰化，考慮在PDIC的內部附加輸出電阻。即，根據連接於PDIC的FPC的線圈和電容的值，對輸出電阻的電阻值進行最佳設計，使得不出現峰化。
然而，當由於光拾取器的新開發等，FPC的長度發生變化時，FPC的電感值、電容值將發生變化，用以往的電阻值將再次發生峰化、或信號處理基板的輸入頻率特性下降，從而使信號帶寬內的電平下降。
另外，如果將PDIC的輸出電阻附加到FPC側，則存在如下問題光拾取器本身的成本增加，且由於FPC部件數量的增加而使光拾取器本身的尺寸變大。
本發明的目的在於，能夠按照FPC的電感值、電容值，從PDIC的外部調整與FPC連接的PDIC的輸出阻抗，使得抑制峰化的產生而不使所需要的信號帶寬變窄。
為了達到上述目的，本發明的技術方案是一種在PDIC的輸出電路與該PDIC的輸出端子之間插入阻抗可變電路的結構。阻抗可變電路，既可以是調整場效應電晶體(FETField Effect Transistor)的導通電阻的電路，也可以是將分別內置了電阻的多個開關電路並聯或串聯連接而成的電路，另外還可以是調整1個或多個雙極電晶體的發射極電阻的電路。
根據本發明，能夠從PDIC的外部按照FPC的電感值、電容值將PDIC的輸出阻抗調整為最佳值，以抑制峰化的產生而不使所需要的信號帶寬變窄。
圖1是表示本發明的輸出阻抗可變電路的實施例1的電路圖。
圖2是在圖1的輸出阻抗可變電路中改變了FET的導通電阻時的頻率特性圖。
圖3是表示本發明的輸出阻抗可變電路的實施例2的電路圖。
圖4是表示本發明的輸出阻抗可變電路的實施例3的電路圖。
圖5是表示本發明的輸出阻抗可變電路的實施例4的電路圖。
圖6是表示本發明的輸出阻抗可變電路的實施例5的電路圖。
圖7是表示本發明的輸出阻抗可變電路的實施例6的電路圖。
具體實施例方式
下面將根據附圖詳細說明本發明的實施例。
圖1表示本發明的輸出阻抗可變電路的實施例1。在圖1中，標號1表示PDIC整體，標號2表示FPC等效電路，標號3表示PDIC1內部的輸出電路，標號4表示FET，標號5表示將FPC2的電感成分集總常數化(lumped constant)後的線圈，標號6表示將FPC2的電容成分集總常數化後的電容，標號7表示PDIC1的輸出端子，標號VR表示可變電壓源，標號OUT表示FPC2的輸出端子。
用圖1的PDIC1進行光/電壓轉換。被轉換成電壓的信號從輸出電路3的輸出連接到FET4的漏極，FET4的源極與輸出端子7相連接。輸出端子7的信號通過由線圈5和電容6構成的FPC2輸入到主體的信號處理基板。FET4的柵極與可變電壓源VR相連接。由FPC2的電感成分的線圈5和作為電容成分的電容6，在FPC2中產生峰化。設線圈5的電感值為L，電容6的電容值為C時，峰化的頻率f為f=1/(2(LC))]]>因此，對可變電壓源VR施加電壓，並對FET4的柵極施加電壓，使FET4導通。此時FET4的漏極與源極間產生FET4的導通電阻，利用該導通電阻能夠減少由線圈5和電容6產生的峰化量。這可理解為是因為FET4的導通電阻和電容6組成了濾波電路。調整FET4的柵極電壓使FET4的導通電阻為最佳值，從而能夠抑制峰化的產生而不使信號帶寬變窄。
圖2是關於圖1所示的結構的頻率特性的仿真結果的一例，表示使圖1的線圈5的電感值為300nH、電容6的電容值為30pF，使FET4的導通電阻為0Ω、120Ω、240Ω時的頻率特性。FET4的導通電阻為0Ω時產生了尖峰，而導通電阻為120Ω時尖峰消失。FET4的導通電阻為240Ω時頻率特性降低，信號的帶寬變窄了，可知120Ω是最佳值。當FPC2的長度變化時，只要調整可變電壓源VR的電壓值以使FET4的導通電阻為最佳值即可。
圖3表示本發明的輸出阻抗可變電路的實施例2。在圖3中，標號11、12表示FET，標號13、14表示電阻，標號15、16表示開關電路，標號SW1、SW2表示使FET11、FET12導通或截止的開關端子上的信號。
在輸出電路3和輸出端子7之間並聯連接有開關電路15和開關電路16，所述開關電路15中在FET11的漏極與源極之間並聯連接有電阻13，所述開關電路16中在FET12的漏極與源極之間並聯連接有電阻14。對SW1和SW2進行操作使FET11、FET12導通或截止，從而能夠消除由線圈5和電容6產生的峰化。
例如，設圖3的線圈5的電感值為300nH，電容6的電容值為30pF，電阻13、14的電阻值為240Ω。為了消除FPC2的峰化，通過使SW1和SW2為「L」，FET11和FET12截止，輸出電路3與輸出端子7之間的合成阻抗成為將電阻13和電阻14並聯連接後的電阻值，輸出阻抗為120Ω。由此可知具有與實施例1同等的效果。當FPC2的長度改變時，只要改變兩開關電路15、16中的要導通的FET的數量即可。
在圖3中，說明了將兩個開關電路15、16並聯連接的情況，也可以將3個或3個以上的開關電路並聯連接。
圖4表示本發明的輸出阻抗可變電路的實施例3。在圖4中，標號21、22表示FET，標號23、24表示電阻，標號25、26表示開關電路，標號SW3、SW4表示使FET21、FET22導通或截止的開關端子上的信號。
在輸出電路3和輸出端子7之間串聯連接有開關電路25和開關電路26，所述開關電路25中在FET2 1的漏極與源極之間並聯連接有電阻23，所述開關電路26中在FET22的漏極與源極之間並聯連接有電阻24。對SW3和SW4進行操作使FET21、FET22導通或截止，從而能夠消除由線圈5和電容6產生的峰化。
例如，設圖4的線圈5的電感值為300nH，電容6的電容值為30pF，電阻23、24的電阻值為120Ω。為了消除FPC2的峰化，通過使SW3為「H」、SW4為「L」，FET21導通、FET22截止，輸出電路3與輸出端子7之間的合成阻抗為電阻24的電阻值，輸出阻抗為120Ω。由此可知具有與實施例1同等的效果。當FPC2的長度改變時，只要改變兩開關電路25、26中的要導通的FET的數量即可。
在圖4中，說明了將兩個開關電路25、26串聯連接的情況，但也可以將3個或3個以上的開關電路串聯連接。
圖5表示本發明的輸出阻抗可變電路的實施例4。在圖5中，標號3 1表示NPN電晶體，標號32表示可變電流源，標號33、34表示NPN電晶體，標號35、36、37表示電阻，標號Vcc表示電源電壓源，標號VR表示可變電壓源。
在PDIC1中，輸出電路3的輸出輸入到NPN電晶體31的基極，該NPN電晶體31的發射極與可變電流源32和輸出端子7連接。即，由NPN電晶體31和可變電流源32構成了射極輸出電路。如果調整可變電流源32的電流值使得NPN電晶體31的發射極電阻成為最佳，則能夠抑制FPC2的峰化。
具體來講，用電阻37和電阻36的合成電阻值除從可變電壓源VR的電壓值減去NPN電晶體34的基極與發射極間電壓VBE的值後的電壓值，求取電流I0。由NPN電晶體33、34和電阻35、36構成電流鏡電路，由電阻36與電阻35的電阻值的比確定電流I1，該電流I1成為NPN電晶體31的發射極電流。即，只要通過調節可變電壓源VR的電壓值來調整電流I1使得NPN電晶體31的發射極電阻成為最佳即可。
例如，設電阻35、36、37為1kΩ，NPN電晶體33、34的VBE為0.7V，VR為1.2V時，I0為I0＝(1.2V-0.7V)/(1KΩ+1kΩ)＝250μA。因為電阻35和電阻36分別為1kΩ，所以電流鏡比為1∶1，I1也為250μA。結果，NPN電晶體31的發射極有250μA的電流流入，因此如果使線圈5的電感值為300nH，電容6的電容值為30pF，則NPN電晶體31的發射極電阻成為104Ω。由此可知具有與實施例1同等的效果。
當FPC2的線圈5和電容6的值變更、FPC2的峰化位置和峰化量發生了變化時，通過改變可變電壓源VR的電壓使NPN電晶體31的發射極電阻為最佳，能夠消除峰化。
在圖5中，由NPN電晶體31構成了射極輸出電路，但用PNP電晶體也能取得同樣的效果。
圖6表示本發明的輸出阻抗可變電路的實施例5。在圖6中，標號41、43表示NPN電晶體，標號42、44表示PNP電晶體，標號45、46表示可變電流源。
輸出電路3的輸出連接到NPN電晶體4 1的發射極和PNP電晶體42的發射極，NPN電晶體41的集電極、基極與可變電流源45和NPN電晶體43的基極連接。PNP電晶體42的集電極、基極與可變電流源46和PNP電晶體44的基極連接，NPN電晶體43的發射極和PNP電晶體44的發射極與輸出端子7連接。調整可變電流源45、46的電流值使得NPN電晶體43的發射極電阻和PNP電晶體44的發射極電阻的合成電阻為最佳，從而能夠抑制FPC2的峰化。
例如，設圖6的線圈5的電感值為300nH，電容6的電容值為30pF，NPN電晶體41、43為相同的電晶體，PNP電晶體42、44為相同的電晶體，可變電流源45、46的電流值分別為125μA，則NPN電晶體43的發射極有125μA的電流流入，發射極電阻為208Ω，PNP電晶體44的發射極有125μA的電流流入，發射極電阻為208Ω。由此，端子7的輸出阻抗為NPN電晶體43的發射極電阻和PNP電晶體44的發射極電阻的並聯合成電阻，因此為104Ω。由此可知具有與實施例1等同的效果。
圖7表示本發明的輸出阻抗可變電路的實施例6。在圖7中，標號51、54表PNP電晶體，標號52、53表示NPN電晶體，標號55、56表示可變電流源。
輸出電路3的輸出連接到PNP電晶體51的基極和NPN電晶體52的基極，PNP電晶體51的發射極與可變電流源56和NPN電晶體53的基極連接，NPN電晶體52的發射極與可變電流源55和PNP電晶體54的基極連接。PNP電晶體54的發射極和NPN電晶體53的發射極，與輸出端子7連接。調整可變電流源55、56的電流值使得NPN電晶體53的發射極電阻和PNP電晶體54的發射極電阻的合成電阻成為最佳，能夠抑制FPC2的峰化。
例如，設圖7的線圈5的電感值為300nH，電容6的電容值為30pF，PNP電晶體51、54為相同的電晶體，NPN電晶體52、53為相同的電晶體，可變電流源55、56的電流值分別為125μA，則NPN電晶體53的發射極有125μA的電流流入，發射極電阻為208Ω，PNP電晶體54的發射極有125μA的電流流入，發射極電阻為208Ω。由此，端子7的輸出阻抗為NPN電晶體53的發射極電阻和PNP電晶體54的發射極電阻的並聯合成電阻，因此為104Ω。由此可知具有與實施例1同等的效果。
本發明的輸出阻抗可變電路，作為抑制由連接在PDIC上的任意的FPC的電感成分和電容成分產生的峰化的裝置很有用。
權利要求
1.一種輸出阻抗可變電路，用於在光學地記錄/再現信息的裝置中，調整具有連接於撓性印刷布線基板的輸出端子的光電檢測器IC的輸出阻抗，以抑制峰化的產生而不使所需要的信號帶寬變窄，所述輸出阻抗可變電路的特徵在於，包括上述光電檢測器IC的輸出電路；設置在上述輸出電路的輸出與上述輸出端子之間的阻抗可變電路。
2.根據權利要求1所述的輸出阻抗可變電路，其特徵在於上述阻抗可變電路包括場效應電晶體，該場效應電晶體具有與上述輸出電路的輸出連接的漏極、與上述輸出端子連接的源極、以及與可變電壓源連接的柵極，通過上述場效應電晶體的柵極電壓值，調整上述場效應電晶體的導通電阻。
3.根據權利要求1所述的輸出阻抗可變電路，其特徵在於上述阻抗可變電路具有多個相互並聯連接的開關電路，上述多個開關電路分別包括場效應電晶體，具有與上述輸出電路的輸出連接的漏極、與上述輸出端子連接的源極、與單獨的開關端子連接的柵極；和並聯連接在上述場效應電晶體的漏極與源極之間的電阻；通過上述各開關端子上的信號，調整上述多個開關電路中導通的場效應電晶體的數量。
4.根據權利要求1所述的輸出阻抗可變電路，其特徵在於上述阻抗可變電路具有多個相互串聯連接的開關電路，上述多個開關電路分別包括場效應電晶體，具有依次串聯連接在上述輸出電路的輸出與上述輸出端子之間的漏極和源極、以及與單獨的開關端子連接的柵極；和並聯連接在上述場效應電晶體的漏極與源極之間的電阻；通過上述各開關端子上的信號，調整上述多個開關電路中導通的場效應電晶體的數量。
5.根據權利要求1所述的輸出阻抗可變電路，其特徵在於上述阻抗可變電路包括雙極電晶體，具有與上述輸出電路的輸出連接的基極和與上述輸出端子連接的發射極；和可變電流源，與上述雙極電晶體的發射極連接；通過上述可變電流源的電流值，調整上述雙極電晶體的發射極電阻。
6.根據權利要求1所述的輸出阻抗可變電路，其特徵在於上述阻抗可變電路包括第1NPN電晶體，具有與上述輸出電路的輸出連接的發射極、以及與第1可變電流源連接的集電極和基極；第1PNP電晶體，具有與上述輸出電路的輸出連接的發射極、以及與第2可變電流源連接的集電極和基極；第2NPN電晶體，具有與上述第1NPN電晶體的基極連接的基極、以及與上述輸出端子連接的發射極；以及第2PNP電晶體，具有與第1PNP電晶體的基極連接的基極、以及與上述輸出端子連接的發射極；通過上述第1和第2可變電流源的電流值，調整上述第2NPN電晶體和上述第2PNP電晶體的各個發射極電阻的合成電阻。
7.根據權利要求1所述的輸出阻抗可變電路，其特徵在於上述阻抗可變電路包括第1PNP電晶體，具有與上述輸出電路的輸出連接的基極、以及與第1可變電流源連接的發射極；第1NPN電晶體，具有與上述輸出電路的輸出連接的基極、以及與第2可變電流源連接的發射極；第2NPN電晶體，具有與第1PNP電晶體的發射極連接的基極、以及與上述輸出端子連接的發射極；以及第2PNP電晶體，具有與第1NPN電晶體的發射極連接的基極、以及與上述輸出端子連接的發射極；通過上述第1和第2可變電流源的電流值，調整上述第2NPN電晶體和上述第2PNP電晶體的各個發射極電阻的合成電阻。
全文摘要
本發明提供一種輸出阻抗可變電路，能夠按照撓性印刷布線基板(FPC)的電感值、電容值，從光電檢測器IC(PDIC)的外部調整與FPC連接的PDIC的輸出阻抗，以抑制峰化的產生而不使所需要的信號帶寬變窄。被PDIC(1)利用光電轉換而轉換成電壓的信號，從輸出電路(3)的輸出連接到場效應電晶體(FET)(4)的漏極，且FET(4)的源極與輸出端子(7)相連接。輸出端子(7)的信號通過由線圈(5)和電容(6)構成的FPC(2)的等效電路輸入到主體的信號處理基板。FET(4)的柵極與可變電壓源(VR)連接。雖然因FPC(2)的電感成分和電容成分而會產生峰化，但通過對可變電壓源(VR)施加電壓、將FET(4)的柵極電壓值調整為最佳值，能夠利用FET(4)的導通電阻來抑制峰化。
文檔編號H03K17/60GK1855720SQ200610007660
公開日2006年11月1日 申請日期2006年2月15日 優先權日2005年4月18日
發明者山口博史, 谷口正記 申請人:松下電器產業株式會社