基於零中頻發射的數字域開環基帶校準以及擬合方法、裝置、處理器及計算機可讀存儲介質與流程

2023-06-28 15:00:23

1.本發明涉及數位訊號處理技術領域，尤其涉及基帶iq校準與擬合技術領域，具體是指一種基於零中頻發射的數字域開環基帶校準以及擬合方法、裝置、處理器及其計算機存儲介質。


背景技術：

2.射頻發射機的主要功能是實現基帶信號調製、上變頻和功率放大。其中零中頻發射架構較為簡單，是相對通用的發射調製方案。它分為iq基帶發生器和iq混頻器兩大部分。而iq調製器的作用是將基帶iq信號搬移到載波上。但由於硬體傳輸上幹擾與dac轉換上精度的誤差會導致iq混頻時所帶來相對一些幅度和相位偏差；所以需要去對iq兩路進行校準；由於硬體上校準成本上較高，而且幹擾因素較多，一般採用數字域上的校準。
3.iq不平衡校準常用方式有數字域的開環校準和閉環校準，其中數字域的開環校準方式相對於閉環校準來說，不需要添加繁瑣的硬體通路，有幹擾因素較少，可控變量簡單明了，成本較低的優勢；而常見的開環校準方式為各個頻點校準數據存儲於表格中，然後根據線性插值直接擬合，頻點較少時導致部分擬合特性效果較差；所需點數過多又會導致校準表格數量過於龐大，導致計算量增多，進而使得整體發射系統轉換效率低下，轉換穩定時間長等問題。


技術實現要素：

4.本發明的目的是克服了上述現有技術的缺點，提供了一種快速、低成本的基於零中頻發射的數字域開環基帶校準以及擬合方法、裝置、處理器及其計算機存儲介質。
5.為了實現上述目的，本發明的基於零中頻發射的數字域開環基帶校準以及擬合方法、裝置、處理器及其計算機存儲介質如下：
6.該基於零中頻發射的數字域開環基帶校準以及擬合方法，其主要特點是，所述的方法包括以下步驟：
7.(1)fpga內部對iq數據在數字域上進行傳輸處理；
8.(2)系統配合上位機根據最小二乘法以及逐步逼近法發送參數給fpga進行處理，獲得合適的校準值；
9.(3)對於非校準頻點參數，基於同一通道配置下，聯合多個校準頻點擬合出校準數據。
10.較佳地，所述的步驟(1)具體為：
11.fpga內部在傳輸iq數據過程中，在數字域上根據以下公式進行處理：
[0012][0013]
[0014]
其中，ic為處理後i路數據，i為原始i路數據，di為i路直流偏置調節因子，qc為處理後q路數據，q為q路原始數據，dq為q路直流偏置調節因子。
[0015]
較佳地，所述的步驟(2)具體包括以下步驟：
[0016]
(2.1)系統設置初始幅度比例係數為初始步進為ε0，並記錄初始功率值；
[0017]
(2.2)按照初始步進ε0，增加係數並判斷首次信號功率是否降低，如果是，則進入步驟(2.3)，否則，進入步驟(2.4)；
[0018]
(2.3)按照初始步進ε0，增加係數並判斷信號功率是否降低，如果是，則重複執行該步驟，否則，進入步驟(2.5)；
[0019]
(2.4)按照初始步進ε0，減小係數並判斷信號功率是否降低，如果是，則重複執行該步驟，否則，進入步驟(2.5)；
[0020]
(2.5)記錄當前最佳狀態下的比例係數以及對應的功率值，並判斷當前步進是否達到最佳預設步進，如果是，則直接儲存該校正值，否則，進入步驟(2.6)；
[0021]
(2.6)將當前步進縮小一半，並返回步驟(2.2)進行重複處理。
[0022]
較佳地，所述的步驟(2)還包括：
[0023]
根據不同頻點，將校準數據依次順序儲存在fpga的bram中。
[0024]
較佳地，所述的步驟(3)具體包括以下步驟：
[0025]
(3.1)輸入非校準頻點參數，並根據頻點獲取對應索引；
[0026]
(3.2)在lut表格中查表獲取對應頻點的校正值；
[0027]
(3.3)讀取各個頻點的校正數據，並將取出的數值運用拉格朗日插值法，進行運算擬合處理，得到擬合校準值。
[0028]
該基於零中頻發射的數字域開環基帶校準以及擬合裝置，其主要特點是，所述的裝置包括：
[0029]
處理器，被配置成執行計算機可執行指令；
[0030]
存儲器，存儲一個或多個計算機可執行指令，所述計算機可執行指令被所述處理器執行時，實現上述所述的基於零中頻發射的數字域開環基帶校準以及擬合方法的各個步驟。
[0031]
該基於零中頻發射的數字域開環基帶校準以及擬合的處理器，其主要特點是，所述的處理器被配置成執行計算機可執行指令，所述的計算機可執行指令被所述的處理器執行時，實現上述所述的基於零中頻發射的數字域開環基帶校準以及擬合方法的各個步驟。
[0032]
該計算機可讀存儲介質，其主要特點是，其上存儲有電腦程式，所述的電腦程式可被處理器執行以實現上述所述的基於零中頻發射的數字域開環基帶校準以及擬合方法的各個步驟。
[0033]
採用了本發明的該基於零中頻發射的數字域開環基帶校準以及擬合方法、裝置、處理器及其計算機存儲介質，校準時，採用多步進參數逐步逼近的方式，利用不同步進大小，來更加快速的逼近校正值，且不會造成校正精度上的損失。與現有技術比，操作方面能更加簡潔高效；在非校準頻點間，基於同一通道配置下，聯合多個校準頻點擬合出校準數據。避免線性擬合所帶來多方面的弊端。與現有技術相比，為非校準頻率點的擬合提供了更加準確的頻響特性，消除硬體通路上各個元器件不確定度帶來的誤差。同時該方法是已有
校準數據上重複利用，不會造成擬合效率上降低。
附圖說明
[0034]
圖1為本發明的基於零中頻發射的數字域開環基帶校準以及擬合方法的基帶校正流程示意圖。
[0035]
圖2為本發明的基於零中頻發射的數字域開環基帶校準以及擬合方法的進行數據擬合的示意圖。
具體實施方式
[0036]
為了能夠更清楚地描述本發明的技術內容，下面結合具體實施例來進行進一步的描述。
[0037]
在詳細說明根據本發明的實施例前，應該注意到的是，在下文中，術語「包括」、「包含」或任何其他變體旨在涵蓋非排他性的包含，由此使得包括一系列要素的過程、方法、物品或者設備不僅包含這些要素，而且還包含沒有明確列出的其他要素，或者為這種過程、方法、物品或者設備所固有的要素。
[0038]
該基於零中頻發射的數字域開環基帶校準以及擬合方法，其中，所述的方法包括以下處理步驟：
[0039]
(1)fpga內部對iq數據在數字域上進行傳輸處理；
[0040]
(2)系統配合上位機根據最小二乘法以及逐步逼近法發送參數給fpga進行處理，獲得合適的校準值；
[0041]
(3)對於非校準頻點參數，基於同一通道配置下，聯合多個校準頻點擬合出校準數據。
[0042]
作為本發明的優選實施方式，所述的步驟(1)具體為：
[0043]
fpga內部在傳輸iq數據過程中，在數字域上根據以下公式進行處理：
[0044]
ic＝i-di；
[0045][0046]
其中，ic為處理後i路數據，i為原始i路數據，di為i路直流偏置調節因子，qc為處理後q路數據，q為q路原始數據，dq為q路直流偏置調節因子。
[0047]
請參閱圖1所示，作為本發明的優選實施方式，所述的步驟(2)具體包括以下步驟：
[0048]
(2.1)系統設置初始幅度比例係數為初始步進為ε0，並記錄初始功率值；
[0049]
(2.2)按照初始步進ε0，增加係數並判斷首次信號功率是否降低，如果是，則進入步驟(2.3)，否則，進入步驟(2.4)；
[0050]
(2.3)按照初始步進ε0，增加係數並判斷信號功率是否降低，如果是，則重複執行該步驟，否則，進入步驟(2.5)；
[0051]
(2.4)按照初始步進ε0，減小係數並判斷信號功率是否降低，如果是，則重複執行該步驟，否則，進入步驟(2.5)；
[0052]
(2.5)記錄當前最佳狀態下的比例係數以及對應的功率值，並判斷當前步進是否達到最佳預設步進，如果是，則直接儲存該校正值，否則，進入步驟(2.6)；
[0053]
(2.6)將當前步進縮小一半，並返回步驟(2.2)進行重複處理。
[0054]
作為本發明的優選實施方式，所述的步驟(2)還包括：
[0055]
根據不同頻點，將校準數據依次順序儲存在fpga的bram中。
[0056]
請參閱圖2所示，作為本發明的優選實施方式，所述的步驟(3)具體包括以下步驟：
[0057]
(3.1)輸入非校準頻點參數，並根據頻點獲取對應索引；
[0058]
(3.2)在lut表格中查表獲取對應頻點的校正值；
[0059]
(3.3)讀取各個頻點的校正數據，並將取出的數值運用拉格朗日插值法，進行運算擬合處理，得到擬合校準值。
[0060]
在實際應用當中，連接零中頻發射機與頻譜分析儀，發射機載入i路為aicosα信號、q路為aqsinα信號，頻譜儀上會出現圖1所示的信號；其中鏡像信號是由i路與q路的信號相位或幅度疊加未完全抵消，本振信號是由i路與q路的直流偏置不一致以及iq調製器的本振信號隔離度不足導致的問題。
[0061]
在本技術方案中，fpga內部在傳輸iq數據過程中，在數字域上根據以下公式1)2)進行處理，配合上位機根據最小二乘法逐步逼近法適當的發送參數給fpga進行處理，獲得合適的校準值；如在校正幅度時可以根據系統情況，初步制定步進為ε0，初始值為0，然後變化其幅度調節係數與初始洩露功率相比較，先增大其係數，直至洩露指標惡化，若一開始增大惡化洩露指標，則修改為按照步進ε0減小係數直至惡化；隨後將步進按照原始步進ε0的一半繼續重複上述操作，直至步進縮減為ε
x
；ε
x
由系統識別的最小數據位決定；其他的參數類似上述方法執行；
[0062]
根據不同頻點，將校準數據依次順序儲存在fpga的bram中，結構如表1所示。相鄰索引對應的校正因子需根據不同的系統情況去調節不同步進大小，避免影響整體算法的收斂性。
[0063]
當應用校正數值時，為校準頻點時，只需按照頻點對應索引讀取校正數據；為非校準頻點時，假定此系統適用於m(m∈n*，m≥2)點數去擬合(計算擬合點數需要根據系統特點而定)，頻點fk在校準點f
x
和f
x+1
之間(f
m+x-1
與fk處於同一通道)；讀取f
x
，f
x+1
……
，f
m+x-1
各個頻點校正數據，根據取出的數值，運用拉格朗日插值法，進行運算擬合，具體計算見公式3)4)；
[0064]
當擬合頻點fk與f
x+1
不處於同一通道，則修改為讀取f
x-m+1
，f
x-n+2
……
，f
x
各個頻點校正數據，擬合計算參照公式5)6)；
[0065]
表1 fpga儲存校正數據結構
[0066][0067]
公式1)：ic＝i-di；(其中，ic為處理後i路數據，i為原始i路數據，di為i路直流偏置調節因子)
[0068]
公式2)：(其中，qc為處理後q路數據，q為q路原始數據，dq為q路直流偏置調節因子，i為原始i路數據)
[0069]
公式3)：(其中，γj(τ)表示當前頻點τ的拉格朗日多項式，m表示系統合適的擬合點數，x為查找表校準數據索引位置，fi、fj為對應累計索引的校準頻點值；i為累加索引值)
[0070]
公式4)：(其中，γj(fk)表示當前頻點fk的拉格朗日多項式，m表示系統合適的擬合點數，x為查找表校準數據索引位置，fk為當前所需計算擬合頻點，δj為對應j索引的校準數值結果，j為累乘索引值)
[0071]
公式5)：(其中，γj(τ)表示當前頻點τ的拉格朗日多項式，m表示系統合適的擬合點數，x為查找表校準數據索引位置，fi、fj為對應累計索引的校準頻點值；i為累加索引值)
[0072]
公式6)：(其中，γj(fk)表示當前頻點fk的拉格朗日多項式，m表示系統合適的擬合點數，x為查找表校準數據索引位置，fk為當前所需計算擬合頻點，δj為對應j索引的校準數值結果，j為累乘索引值)
[0073]
該基於零中頻發射的數字域開環基帶校準以及擬合裝置，其中，所述的裝置包括：
[0074]
處理器，被配置成執行計算機可執行指令；
[0075]
存儲器，存儲一個或多個計算機可執行指令，所述計算機可執行指令被所述處理器執行時，實現上述所述的基於零中頻發射的數字域開環基帶校準以及擬合方法的各個步驟。
[0076]
該基於零中頻發射的數字域開環基帶校準以及擬合的處理器，其中，所述的處理器被配置成執行計算機可執行指令，所述的計算機可執行指令被所述的處理器執行時，實現上述所述的基於零中頻發射的數字域開環基帶校準以及擬合方法的各個步驟。
[0077]
該計算機可讀存儲介質，其中，其上存儲有電腦程式，所述的電腦程式可被處理器執行以實現上述所述的基於零中頻發射的數字域開環基帶校準以及擬合方法的各個
步驟。
[0078]
流程圖中或在此以其他方式描述的任何過程或方法描述可以被理解為，表示包括一個或更多個用於實現特定邏輯功能或過程的步驟的可執行指令的代碼的模塊、片段或部分，並且本發明的優選實施方式的範圍包括另外的實現，其中可以不按所示出或討論的順序，包括根據所涉及的功能按基本同時的方式或按相反的順序，來執行功能，這應被本發明的實施例所屬技術領域的技術人員所理解。
[0079]
應當理解，本發明的各部分可以用硬體、軟體、固件或它們的組合來實現。在上述實施方式中，多個步驟或方法可以用存儲在存儲器中且由合適的指令執行裝置執行的軟體或固件來實現。
[0080]
本技術領域的普通技術人員可以理解實現上述實施例方法攜帶的全部或部分步驟是可以通過程序來指令相關的硬體完成的，程序可以存儲於一種計算機可讀存儲介質中，該程序在執行時，包括方法實施例的步驟之一或其組合。
[0081]
上述提到的存儲介質可以是只讀存儲器，磁碟或光碟等。
[0082]
在本說明書的描述中，參考術語「一實施例」、「一些實施例」、「示例」、「具體示例」、或「實施例」等的描述意指結合該實施例或示例描述的具體特徵、結構、材料或者特點包含於本發明的至少一個實施例或示例中。在本說明書中，對上述術語的示意性表述不一定指的是相同的實施例或示例。而且，描述的具體特徵、結構、材料或者特點可以在任何的一個或多個實施例或示例中以合適的方式結合。
[0083]
儘管上面已經示出和描述了本發明的實施例，可以理解的是，上述實施例是示例性的，不能理解為對本發明的限制，本領域的普通技術人員在本發明的範圍內可以對上述實施例進行變化、修改、替換和變型。
[0084]
採用了本發明的該基於零中頻發射的數字域開環基帶校準以及擬合方法、裝置、處理器及其計算機存儲介質，校準時，採用多步進參數逐步逼近的方式，利用不同步進大小，來更加快速的逼近校正值，且不會造成校正精度上的損失。與現有技術比，操作方面能更加簡潔高效；在非校準頻點間，基於同一通道配置下，聯合多個校準頻點擬合出校準數據。避免線性擬合所帶來多方面的弊端。與現有技術相比，為非校準頻率點的擬合提供了更加準確的頻響特性，消除硬體通路上各個元器件不確定度帶來的誤差。同時該方法是已有校準數據上重複利用，不會造成擬合效率上降低。
[0085]
在此說明書中，本發明已參照其特定的實施例作了描述。但是，很顯然仍可以作出各種修改和變換而不背離本發明的精神和範圍。因此，說明書和附圖應被認為是說明性的而非限制性的。