存儲器的高速感測電路及方法
2023-06-20 09:31:26 1
專利名稱：存儲器的高速感測電路及方法
技術領域：
本發明是關於一種用於存儲器的高速感測電路，特別是關於一種利用電荷轉移的技巧來提高讀取存儲器內部數據速率的感測電路。
背景技術：
半導體存儲器的數據讀取是利用電壓感測放大器(voltage senseamplifier)或電流感測放大器(current sense amplifier)來達成。電壓感測放大器的原理是感測存儲器的感測節點在數據讀取期間的電壓變化，以決定數據的邏輯值。不幸地，在高速元件中，常因製程變動或偏差使得數據讀取容易發生錯誤，造成系統的不正常運作。
發明內容
本發明提出一種檢測不同路徑的電荷轉移所產生的電荷差值，以達到高速感測的目的。因為經由不同路徑進行預充電(pre-charge)與感測數據所產生的電荷量並不相同；因此只要些微的電荷量差即可感測到存儲器數據。本發明的目的，在於提供一種存儲器內部數據讀取的高速感測電路。所述感測電路是將電荷存儲元件插入感測節點與判斷電路之間，使得數據讀取期間感測節點只要有些微的電壓變化，判斷電路就能立即地產生相應的輸出，因而達到快速感測的目的。
根據本發明，一種存儲器的高速感測電路及方法包括連接一預充電電路至所述存儲器的感測節點以及在所述感測節點與判斷電路之間連接一電荷存儲元件。在預充電期間，所述感測節點被充電至一預充電電壓，然後在感測期間，當存儲陣列連接至感測節點時，藉由所述電荷存儲元件的電壓變化，使判斷電路能快速感測出記憶數據。優選的是，所述判斷電路包括一比較器，使所述感測電路有較大的噪聲容忍能力。
具體來講，按照本發明的一個方面，提供了一種存儲器的高速感測電路，用以在一感測期間感測一感測節點上的電壓變化從而決定所述存儲器的存儲數據，所述感測電路包括一預充電電路，在所述感測期間以前的預充電期間，對所述感測節點充電至一預充電電壓；一判斷電路，連接到一輸入信號，用於在所述感測期間根據所述輸入信號輸出一數據信號；一電荷存儲元件，耦接在所述感測節點及判斷電路的輸入之間；以及一開關，連接在所述判斷電路的輸入與輸出之間，用以在所述預充電期間旁通判斷電路。
按照本發明的另一個方面，提供了一種存儲器的高速感測電路，用以在一感測期間感測一感測節點上的電壓變化而決定所述存儲器的存儲數據，所述感測電路包括一預充電電路，在所述感測期間以前的預充電期間，對所述感測節點充電至一預充電電壓；一判斷電路，連接到一輸入信號，用以在所述感測期間根據所述輸入信號輸出一數據信號；一第一電荷存儲元件，耦接在所述感測節點及判斷電路的輸入之間；一第二電荷存儲元件，受控在所述感測期間插入所述判斷電路的輸入與一參考電壓之間，以從所述第一電荷存儲元件移轉一電荷量；以及一開關，連接在所述判斷電路的輸入與輸出之間，用以在所述預充電期間旁通所述判斷電路。
按照本發明的再一個方面，提供了一種存儲器的高速感測方法，用以從所述存儲器的感測節點感測所述存儲器的存儲數據，所述方法包括下列步驟連接一電荷存儲元件至所述感測節點；在預充電期間對所述感測節點充電至預充電電壓；在感測期間連接存儲陣列至所述感測節點；以及根據所述電荷存儲元件產生的電壓變化決定一數據信號。
對於本領域技術人員而言，從以下所做的詳細敘述配合伴隨的圖示本發明將能夠更清楚地被了解，其上述及其他目的及優點將會變得更明顯，附圖中圖1是根據本發明的第一實施例的示意圖；圖2是圖1的裝置的第一實施例電路；圖3是圖1的裝置的第二實施例電路；圖4是根據本發明的第二實施例的示意圖；圖5是圖4的裝置的一個實施例電路。
對於附圖中的元件及其相應的附圖標記說明如下100 存儲器電路102 電流鏡104 MOS電晶體 106 MOS電晶體108 參考陣列 110 存儲陣列112 MOS電晶體 114 MOS電晶體120 預充電電路124 感測節點128 電荷存儲元件 132 開關134 判斷電路 200 存儲器電路202 電流鏡203 MOS電晶體204 MOS電晶體 205 MOS電晶體206 MOS電晶體 208 參考陣列210 存儲陣列 212 MOS電晶體214 MOS電晶體 216 MOS電晶體218 反相器220 MOS電晶體222 MOS電晶體 224 感測節點228 電容 232 開關234 反相器300 存儲器電路316 MOS電晶體 318 反相器320 MOS電晶體 322 MOS電晶體324 感測節點 328 電容330 Va節點332 開關334 比較器338 比較器參考電壓400 存儲器電路402 電流鏡404 MOS電晶體 406 MOS電晶體408 參考陣列 410 存儲陣列412 MOS電晶體 414 MOS電晶體420 預充電電路424 感測節點428 電荷存儲元件 432 開關434 判斷電路 438 電荷存儲元件440 開關 500 存儲器電路520 MOS電晶體 524 感測節點
528 電容 532 開關534 反相器538 電容540開關具體實施方式
圖1顯示本發明的一實施例，其中存儲器電路100包括電流鏡102、參考陣列108及存儲陣列110，信號BIAS開關電晶體104及106以分別連接參考陣列108及存儲陣列110到電流鏡102，信號GN為數據讀取的致能信號。電流鏡102的參考端連接到電晶體104，電晶體112受控於信號GN以連接參考陣列108到電源電壓Vss。電流鏡102的鏡射端經感測節點124連接電晶體106，電晶體114受控於信號GN以連接存儲陣列110到電源電壓Vss。預充電電路120耦接至感測節點124，感測節點124亦連接電荷存儲元件128，電荷存儲元件128連接至判斷電路134。此外，一開關132跨接在判斷電路134的輸入Va與輸出OUT之間。
預充電電路120及開關132受控於預充電信號，在預充電期間，所述預充電信號控制預充電電路120以及開關132導通，使所述預充電電路120將感測節點124充電至一預充電電壓。當此電路切換到感測模式後，預充電電路120不再作用，且開關132開路，信號BIAS控制電晶體104與106導通，以及信號GN控制電晶體112與114導通，在存儲陣列110中所存儲的數據經由電流鏡102比較參考陣列108而在感測節點124產生電壓變化。所述電壓變化值經由電荷存儲元件128會立即呈現在判斷電路輸入端Va上，再由判斷電路134判斷後輸出其數據。
圖2所示為圖1電路的一實施例，存儲器電路200如現有的技術，包括電流鏡202、參考陣列208及存儲陣列210，信號GN為數據讀取的致能信號。電流鏡202包含參考端電晶體203連接到電晶體204與鏡射端電晶體205經感測節點224連接到電晶體206，電晶體216受控於預充電信號連接電源電壓Vdd至電晶體205。
電晶體220連接到電源電壓Vdd，電晶體222連接在電晶體220與感測節點224之間，電晶體220的柵極耦接到反相器218的輸出，反相器218的輸入耦接預充電信號，電晶體222的柵極耦接到信號BIAS。電容228連接在感測節點224及反相器234之間。另外，一開關232跨接在反相器234的輸入Va與輸出OUT之間。
在預充電期間，預充電信號為「1」，所述信號控制電晶體216截止，切斷電流鏡202鏡射端電晶體205的電源。另外，預充電信號經過反相器218使得電晶體220導通，經電晶體222對感測節點224充電至一預充電電壓。開關232亦受控於預充電信號為「1」而導通，電容228因此而存儲電荷。
在預充電之後的感測期間，電晶體216受控於預充電信號為「0」而導通，信號BIAS與GN使得電晶體204、206、212、214導通，存儲器200中所存儲的數據經由感測節點224使電容228上產生電荷變化。當所感測的數據為「1」時，電容228上的電荷變化量很小，無法使得後級的反相器234改變狀態；而當數據為「0」時，電容228上的電荷變化量較大，足夠使反相器234改變狀態，因此，此電路是藉由電荷轉移的變化量來讀取存儲器200內部數據。
圖3所示是圖1電路的第二實施例，其與圖2的電路相同，但是判斷電路使用比較器334。比較器334具有一負輸入330與一正輸入338，負輸入330連接至電容328，正輸入338連接至一參考信號Vref，一開關332跨接在比較器334的負輸入330與輸出OUT之間。在此實施例中，參考信號Vref輸入一電壓至比較器334的正輸入338。在預充電期間，開關332受預充電信號控制導通造成比較器的負反饋，負輸入端330與正輸入端338虛短路電位相等。在感測期間，開關332受預充電信號控制斷開，使得電容328在負輸入330隻要有電荷變化，立即反應於輸出OUT。此電路的噪聲容忍度較圖2的電路高。
圖4為本發明的另一實施例，預充電電路420耦接至感測節點424及電荷存儲元件428，電荷存儲元件428連接至另一電荷存儲元件438以及判斷電路434，電荷存儲元件438連接至開關440，開關440受控連接電荷存儲元件438至一參考電壓Vo，開關432跨接在判斷電路434的輸入Va與輸出OUT之間。
預充電電路420及開關432受控於預充電信號，在預充電期間，所述預充電信號控制預充電電路420以及開關432導通，使所述預充電電路420將感測節點424充電至一預充電電壓。當此電路切換到感測模式後，預充電電路420不再作用，且開關432開路，信號BIAS控制電晶體404與406導通，以及信號GN控制電晶體412與414導通，在存儲陣列410中所存儲的數據經由電流鏡402比較參考陣列408而在感測節點424產生電壓變化。所述電壓變化值經由電荷存儲元件428及438會立即呈現出判斷電路輸入端Va上，再由判斷電路434判斷後輸出其數據。
在預充電與感測數據期間，因為電荷守恆原理使電荷存儲元件428與438存儲的總電荷量維持不變。所以只要電荷存儲元件維持一定比值，則電荷量差值會依其比值大小而決定。利用此特性便可以利用判斷電路將數據快速輸出。
圖5是圖4電路的一實施例，其電荷存儲元件528及538為具一比例的兩個電容。電晶體520受控於預充電信號連接電源電壓Vdd至感測節點524，感測節點524連接電容528，電容528連接至電容538以及反相器534，電容538連接至開關540，以受控連接至接地端GND，開關532跨接在反相器534的輸入Va與輸出OUT之間。
電晶體520及開關532受控於預充電信號，在預充電期間，所述預充電信號控制電晶體520以及開關532導通，使電晶體520將感測節點524充電至一預充電電壓。當此電路切換到感測模式後，電晶體520停止作用，且開關532開路。存儲器電路500在感測節點524的電壓變化值經由電容528及538會立即呈現在判斷電路輸入端Va上，再由判斷電路534判斷後輸出其數據。
在此實施例中使用反相器534作為判斷電路，在不同的實施例中，亦可使用比較器或其他類似的裝置。
以上對於本發明的較佳實施例所做的敘述是為闡明的目的，而無意限定本發明精確地為所揭露的形式，基於以上的教導或從本發明的實施例學習而作修改或變化是可能的，實施例是為解說本發明的原理以及讓本領域技術人員以各種實施例利用本發明在實際應用上而選擇及敘述，本發明的技術思想由權利要求及其等效替換形式來決定。
權利要求
1.一種存儲器的高速感測電路，用以在一感測期間感測一感測節點上的電壓變化從而決定所述存儲器的存儲數據，所述感測電路包括一預充電電路，在所述感測期間以前的預充電期間，對所述感測節點充電至一預充電電壓；一判斷電路，連接到一輸入信號，用於在所述感測期間根據所述輸入信號輸出一數據信號；一電荷存儲元件，耦接在所述感測節點及判斷電路的輸入之間；以及一開關，連接在所述判斷電路的輸入與輸出之間，用以在所述預充電期間旁通判斷電路。
2.如權利要求1的感測電路，其中所述預充電電壓小於電源電壓。
3.如權利要求1的感測電路，其中所述判斷電路包括一反相器。
4.如權利要求1的感測電路，其中所述判斷電路包括一比較器，用以比較所述輸入信號與一參考電壓，以確定所述數據信號。
5.一種存儲器的高速感測電路，用以在一感測期間感測一感測節點上的電壓變化而決定所述存儲器的存儲數據，所述感測電路包括一預充電電路，在所述感測期間以前的預充電期間，對所述感測節點充電至一預充電電壓；一判斷電路，連接到一輸入信號，用以在所述感測期間根據所述輸入信號輸出一數據信號；一第一電荷存儲元件，耦接在所述感測節點及判斷電路的輸入之間；一第二電荷存儲元件，受控在所述感測期間插入所述判斷電路的輸入與一參考電壓之間，以從所述第一電荷存儲元件移轉一電荷量；以及一開關，連接在所述判斷電路的輸入與輸出之間，用以在所述預充電期間旁通所述判斷電路。
6.如權利要求5的感測電路，其中所述預充電電壓小於電源電壓。
7.如權利要求5的感測電路，其中所述判斷電路包括一反相器。
8.如權利要求5的感測電路，其中所述判斷電路包括一比較器，用以比較所述輸入信號與一第二參考電壓，以確定所述數據信號。
9.如權利要求5的感測電路，還包括第三開關，受控連接所述參考電壓至所述第二電荷存儲元件。
10.一種存儲器的高速感測方法，用以從所述存儲器的感測節點感測所述存儲器的存儲數據，所述方法包括下列步驟連接一電荷存儲元件至所述感測節點；在預充電期間對所述感測節點充電至預充電電壓；在感測期間連接存儲陣列至所述感測節點；以及根據所述電荷存儲元件產生的電壓變化決定一數據信號。
11.如權利要求10的方法，還包括步驟在所述感測期間連接第二電荷存儲元件至所述第一電荷存儲元件，以從所述第一電荷存儲元件移轉一電荷量。
12.如權利要求11的方法，還包括步驟連接一參考電壓至所述第二電荷存儲元件。
全文摘要
一種於存儲器內部數據讀取時利用高速電荷轉移技巧的感測電路，用以感測數據輸入端的電壓變化，其根據預充電與數據讀取期間，所產生的電荷轉移量之差，來達到高速感測的目的。
文檔編號F25B41/04GK1523607SQ0310449
公開日2004年8月25日 申請日期2003年2月18日 優先權日2003年2月18日
發明者唐春安, 孫毓懋 申請人:義隆電子股份有限公司