Led外延結構的製作方法

2023-06-02 20:36:51

Led外延結構的製作方法
【專利摘要】本發明提供了一種LED外延結構，包括：襯底；所述襯底上設置有緩衝層；所述緩衝層表面設置有非摻雜的GaN層；所述非摻雜的GaN層表面設置有N型摻雜的GaN層；所述N型摻雜的GaN層表面設置有非對稱諧振隧道CART結構層；所述CART結構層表面設置有多量子阱MQW層；所述MQW層上設置有P型摻雜的GaN層。本發明實施例有效提高了LED抗擊靜電釋放（Electro-Static?Discharge，ESD）的能力。
【專利說明】LED外延結構
【技術領域】
[0001]本發明涉及半導體器件領域，具體涉及一種LED外延結構。
【背景技術】
[0002]傳統結構的GaN基LED結構如圖1所示，包括:藍寶石襯底101、緩衝層102、非摻雜的GaN層(U-GaN) 103、N型摻雜的GaN層(N-GaN) 104、多量子阱MQW層105和P型摻雜的 GaN 層(P-GaN) 106。
[0003]傳統LED的兩個正負電極在晶片同一面上，且之間距離較小，通過靜電釋放ESD在LED兩端容易有靜電電荷的累積進而產生靜電電壓，當靜電電壓增大到一定值時，將致使PN結擊穿，使其漏電增大，嚴重時PN結還會擊穿至短路，使LED失效。

【發明內容】

[0004]本發明提供了一種LED外延結構，包括:襯底；所述襯底上設置有緩衝層；所述緩衝層表面設置有非摻雜的GaN層；所述非摻雜的GaN層表面設置有N型摻雜的GaN層；所述N型摻雜的GaN層表面設置有非對稱諧振隧道CART結構層；所述CART結構層表面設置有多量子阱MQW層；所述MQW層上設置有P型摻雜的GaN層。
[0005]本發明實施例可以有效的改善GaN基LED晶片的ESD性能，使其在2000V下測試的ESD良率從傳統LED結構中的均值50%提升到95%，極大的提高了晶片抗ESD的能力，使晶片在使用過程中失效率降低，可靠性高，使用壽命延長。`【專利附圖】

【附圖說明】
`[0006]圖1為傳統的GaN基LED結構的結構示意圖；
[0007]圖2為本發明提供的LED外延結構一個實施例的結構示意圖；
[0008]圖3為本發明提供的CART結構層的結構示意圖。
【具體實施方式】
[0009]圖2為本發明提供的一個實施例的LED外延結構的結構示意圖，如圖2所示，包括:藍寶石襯底201、緩衝層202、非摻雜的GaN層(U-GaN) 203、N型摻雜的GaN層(N-GaN)204、非對稱諧振隧道CART結構層205、多量子阱MQW層206和P型摻雜的GaN層(P-GaN)207。
[0010]可選的，CART結構層可以如圖3所示，包括:
[0011]以GaN為材料的第一限制層301 ;該第一限制層設置在上述N型摻雜的GaN層204表面上；該第一限制層上重複設置有大於一個周期的[InxGai_xN/GaN]n多周期結構302 ；其中，X取值為0〈x〈0.2，η為周期數，且n>l，InxGal-xN中摻入矽雜質，且矽雜質濃度為
1.0XlO1W3-1.0XlO1W3 ； [Ιηχ6&1_χΝΑ^Ν]η 多層結構 302 上設置有第二限制層 303，該第二限制層303上設置有上述多量子阱MQW層206。[0012]可選的，第一限制層301與第二限制層303的厚度均可以為2_2000nm，[InxGa1^xN/GaNJn多層結構302中每周期的InxGai_xN/GaN層的厚度也可為2_2000nm。
[0013]以下為製造本方案中LED外延結構的兩個具體方法實施例:
[0014]實施例一
[0015]1.將圖形化(Patterned Sapphire Substrate, PSS)藍寶石襯底(可以是如 GaN等其他材料襯底)201放入反應室中，N2 =H2 =NH3的流量比例為(O:120:0) SLM，反應室壓力為500Torr，將溫度升高到1080°C，轉速1200 (轉/秒)，穩定300s，對襯底進行高溫淨化。
[0016]2.降低溫度至540°C，N2:H2:NH3比例為(75:150:56)SLM，反應室壓力控制在500Torr，轉速600 (轉/秒)，生長35nm厚的低溫GaN緩衝層202。
[0017]3.將溫度升高到1080°C,N2:H2:NH3比例為(75:150:56)SLM，反應室壓力控制在200Torr，轉速1200 (轉/秒)，生長1000nm厚的高溫非摻雜的GaN層(U-GaN) 203。
[0018]4.將溫度保持在1050°C，N2:H2:NH3比例為(64:120:50)SLM，反應室壓力控制在200Torr，轉速1200 (轉/秒)，生長厚為800nm N型摻雜的GaN (N-GaN) 204。
[0019]5.將溫度控制在820°C，N2:H2:NH3比例為(75:150:56) SLM，反應室壓力控制在200Torr，轉速500 (轉/秒)，生長非對稱諧振隧道CART結構層205，具體的可以是GaN/[InxGai_xN/GaN]n/GaN結構，其中，其中，χ取值為0〈χ〈0.2，這裡取χ=0.05，η為周期數，且η>1，這裡取n=3，InxGal-xN中摻入矽雜質，且矽雜質濃度為1.0X IO16CnT3-L O X 1019cnT3，這裡取1.7X IO18CnT3 JInxGahNzVGaN]η多層結構302兩側的第一限制層(GaN層)301和第二限制層(GaN層)302的厚度均可以為2_2000nm，這裡取20nm ； [InxGai_xN/GaN]n多層結構302中每周期的InxGai_xN/GaN層的厚度也可為2_2000nm，這裡取10nm，其中，GaN厚度可以取 4nm。
[0020]6.將溫度控制在750-880°C，N2 =H2 =NH3比例為(72:0:40) SLM，反應室壓力控制在200Torr，轉速500 (轉/秒)，750°C時生長量子阱，880°C時生長量子壘，共生長但不限於12對的多量子阱MQW層206。
[0021]7.將溫度升高到950°C，N2:H2:NH3比例為(64:120:50)SLM，反應室壓力控制在200Torr，轉速1200 (轉/秒)，生長P型摻雜的GaN層(P-GaN) 207，其厚度可以為500nm。
[0022]最後將外延片加工成晶片，在2000V下對其進行ESD測試，並計算良率，可以看出ESD在2000V測試條件下通過率在95%以上。原因在於CART結構的功能類似於電容器，即相當於在LED等效電路中並聯一等效電容，這樣LED在經受靜電釋放時，CART結構發揮電容器的特性可以在短時間內有效吸收靜電釋放的電荷，過量電荷不能瞬時擊穿PN結，這樣就可以提高LED抗擊ESD的性能。
[0023]本發明實施例提供的LED外延結構，通過在結構中增加CART結構，有效提高了 LED抗擊ESD的性能。
[0024]本領域普通技術人員可以理解:實現上述各方法實施例的全部或部分步驟可以通過程序指令相關的硬體來完成。前述的程序可以存儲於一計算機可讀取存儲介質中。該程序在執行時，執行包括上述各方法實施例的步驟；而前述的存儲介質包括:R0M、RAM、磁碟或者光碟等各種可以存儲程序代碼的介質。
[0025]最後應說明的是:以上各實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解:其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的範圍。
【權利要求】
1.一種LED外延結構，其特徵在於，包括:襯底；所述襯底上設置有緩衝層；所述緩衝層表面設置有非摻雜的GaN層；所述非摻雜的GaN層表面設置有N型摻雜的GaN層；所述N型摻雜的GaN層表面設置有非對稱諧振隧道CART結構層；所述CART結構層表面設置有多量子阱MQW層；所述MQW層上設置有P型摻雜的GaN層。
2.根據權利要求1所述的LED外延結構，其特徵在於:所述CART結構層包括:以GaN為材料的第一限制層；所述第一限制層設置在所述N型摻雜的GaN層表面上。所述第一限制層上重複設置有大於一個周期的[InxGai_xN/GaN]n多周期結構；其中，所述X取值為0〈x〈0.2，所述η>1，所述InxGahN中摻入娃，其濃度為1.0X IO16Cm 3-1.0X IO19Cm 3 ；所述[InxGahNzVGaN]η多層 結構上設置有第二限制層，所述第二限制層上設置有所述多量子阱MQW層。
3.根據權利要求1所述的LED外延結構，其特徵在於，所述第一限制層與所述第二限制層的厚度均為2-2000nm，以及，所述[Ιηχ6&1_χΝΑ^Ν]η 中每周期的 InxGa^NAiaN 厚度為 2_2000nm。
【文檔編號】H01L33/06GK103560185SQ201310331888
【公開日】2014年2月5日 申請日期:2013年8月1日 優先權日:2013年8月1日
【發明者】焦建軍, 黃小輝, 李曉瑩, 周德保, 鄭遠志, 陳向東, 康建, 梁旭東 申請人:圓融光電科技有限公司