一種溝槽金屬氧化物半導體場效應管的製作方法
2023-05-29 17:52:21 2
一種溝槽金屬氧化物半導體場效應管的製作方法
【專利摘要】本發明公開一種具有自對準特點的溝槽金屬氧化物半導體場效應管，可以在節省掩模版的同時，降低開啟電阻。根據本發明的溝槽金屬氧化物半導體場效應管包括一個介電質側牆，包圍溝槽式源體接觸區的上部分，可以降低開啟電阻並改善雪崩特性。
【專利說明】一種溝槽金屬氧化物半導體場效應管
[0001]相關申請的交叉引用
[0002]本申請案要求對於2013年3月27日提交的美國專利申請第13 / 851，185號的優先權，該專利申請披露的內容通過全文引用而結合與本文中。
【技術領域】
[0003]本發明涉及一種半導體功率器件的器件結構和製造過程。特別涉及一種改進的溝槽金屬氧化物半導體場效應管(M0SFET，下同)的器件構造及製造方法，該溝槽MOSFET具有自對準的特點，並且能夠節省掩模版的使用，並降低開啟電阻。
【背景技術】
[0004]在美國專利號為US6，888，196和US7，816，720中，揭示了一種溝槽MOSFET結構，如圖1所示。該溝槽M0SFET100的有源區中，η+源區101位於P型體區102的上部，並圍繞著溝槽柵103。同時，溝槽式源體接觸區104的寬度，與絕緣層106中接觸區開口的寬度相同。與大部分溝槽MOSFET相同，在沿著與N型外延層105上表面等距的方向上，所述的η+源區101具有相同的摻雜濃度和相同的結深。
[0005]同樣在現有技術的美國專利號為US7，816，720中，揭示了另一種溝槽M0SFET200，如圖2Α所示，該溝槽M0SFET200利用圖2Β和圖2C中所示的結構和方法，使用接觸掩模版作為自對準的源區掩模版，可以節省源區掩模版。在圖2Β中，用於形成η+源區201的源區離子注入是通過一個接觸開口 210進行的，該接觸開口的寬度為「CO」，如圖2Β所示。接著在圖2C中，進行幹法矽刻蝕，使得該接觸開口延伸入外延層中，並且該接觸開口位於外延層中的寬度為「SBC0」，從圖2C中可以看出，C0=SBC0。然後，進行P型離子注入形成一個p+體接摻雜區202，其包圍該接觸開口 210的底部。再一次參考圖2A可以發現，在於N型外延層205的上表面等距離處，所述的η+源區201沿溝槽式源體接觸區203附近的濃度和結深都大於其靠近溝槽柵204附近的溝道處。並且，沿從所述的溝槽式源體接觸區203到所述的溝道處，η+源區201的濃度呈現高斯分布，因此，源區201的寄生電阻Rln+可能大於如圖1所示的結構中的源區寄生電阻R2n+，導致圖2所示的結構具有高的開啟電阻Rdson。同時，該問題在P溝道溝槽MOSFET中的影響尤為明顯，這是因為P溝道器件中，源區摻雜劑硼的固溶度分別約為磷和砷的五分之一到七分之一。要解決高RdSon的問題，一個方法是可以增大接觸開口的寬度，允許更多的摻雜劑離子注入源區，使其經過擴散後更加靠近臨近的溝道區。然而，該方法會導致P+體接觸區與臨近的溝道區之間的距離Scp+變小，使得閾值電壓Vth變高，同時會導致在低Vgs下源漏電阻Rds變高。更進一步，接觸區開口寬度變大容易導致柵源之間出現短接，導致成品率過低。
[0006]因此，在半導體功率器件領域中，尤其是在溝槽MOSFET器件的設計和製造領域中，需要提出一種新穎的器件構造以解決上述問題，即可以節省源區掩模版的同時，不會產生高的開啟電阻Rdson。
【發明內容】
[0007]本發明克服了現有技術中存在的缺點，提供了一種改進的具有自對準特點的溝槽M0SFET，既可以節省源區掩模版，同時又可以減小開啟電阻。
[0008]根據本發明的實施例，提供了一種溝槽金屬氧化物半導體場效應管包括:
[0009](a)第一導電類型的外延層；
[0010](b)多個第一類溝槽柵，位於有源區，由第一導電類型的源區和第二導電類型的體區圍繞；
[0011](C)接觸絕緣層，位於所述外延層的上表面；
[0012](d)多個溝槽式源體接觸區，穿過所述的接觸絕緣層和所述的源區，並延伸入所述的體區，將所述的源區和所述的體區連接至源極金屬層，其中多所述的溝槽式源體接觸區位於所述的接觸絕緣層中的部分圍繞有介電質側牆；和
[0013](e)在與所述的外延層上表面等距離處，所述的源區位於所述的介電質側牆下方的摻雜濃度和結深大於其靠近相鄰的溝道區的摻雜濃度和結深。
[0014]在一些優選的實施例中，所述的第一導電類型是N型，所述的第二導電類型是P型。在另一些優選的實施例中，所述的第一導電類型是P型，所述的第二導電類型是N型。
[0015]在一些優選的實施例中，還包括一個靠近有源區的連接溝槽柵，其寬度大於所述的第一類溝槽柵，其中所述的連接溝槽柵通過一個溝槽式柵接觸區而連接至柵極金屬層，其中所述的溝槽式柵接觸區也穿過所述的接觸絕緣層，並且也圍繞有所述的介電質側牆。
[0016]在一些優選的實施例中，還包括一個由多個具有懸浮電壓的溝槽柵構成的終端區，其中所述的多個具有懸浮電壓的溝槽柵由所述體區圍繞，並且在所述終端區中不存在所述的源區。更優選的，還包括至少一個溝槽式溝道截止柵，其位於所述的終端區，並圍繞所述的具有懸浮電壓的溝槽柵的外圍，每個所述的溝槽式溝道截止柵都連接至至少一個切割溝槽柵，其中每個所述的切割溝槽柵都延伸穿過一條鋸切線。更優選的，所述的至少一個溝槽式溝道截止柵和所述的至少一個切割溝槽柵都短接至所述終端區中的漏區和體區。
[0017]在一些優選的實施例中，所述的接觸絕緣層包括一層未摻雜的矽化物玻璃層，該矽化物玻璃層可以為富矽氧化物。在另一些優選的實施例中，所述的接觸絕緣層包括一層未摻雜的娃化物玻璃層和一層硼磷娃玻璃層。
[0018]在一些優選的實施例中，還包括一個第二導電類型的體接觸摻雜區，其位於所述體區且至少包圍每個所述的溝槽式源體接觸區的底部。
[0019]在一些優選的實施例中，所述的源極或柵極金屬襯有一層降阻層，其中所述的源極或柵極金屬為鋁合金或者銅，所述的降阻層為Ti或者Ti / TiN0
[0020]在一些優選的實施例中，所述的溝槽式源體接觸區和所述的溝槽式柵接觸區都填充以鎢插塞並襯有一層勢壘層，並且所述的鎢插塞連接至所述的源極金屬層或所述柵極金屬層。
[0021]根據本發明的實施例，還提供了一種半導體功率器件版圖結構，由雙溝槽金屬氧化物半導體場效應管組成，其中每個所述的切割溝槽柵都延伸穿過所述的雙溝槽金屬氧化物半導體場效應管之間的空間，並連接至所述的雙溝槽金屬氧化物半導體場效應管的溝槽式溝道截止柵。
[0022]在一些優選的實施例中，所述的雙溝槽金屬氧化物半導體場效應管之間的空間寬度等於切割道的寬度。
[0023]在一些優選的實施例中，晶片切割之後，所述的溝槽式溝道截止柵和所述的切割溝槽柵都短接至所述的雙溝槽金屬氧化物半導體場效應管的漏區。
[0024]在一些優選的實施例中，每個所述的溝槽金屬氧化物半導體場效應管中只存在一個溝槽式溝道截止柵，並連接至至少一個所述的切割溝槽柵。
[0025]根據本發明的實施例，還提供了一種製造溝槽金屬氧化物半導體場效應管的製造方法，包括:
[0026](a)在第一導電類型的外延層中形成多個由第二導電類型的體區包圍的溝槽柵；
[0027](b)澱積接觸絕緣層，並刻蝕形成多個接觸開口，暴露一部分外延層的上表面，其中所述的接觸開口位於每兩個相鄰的所述溝槽柵之間；
[0028](C)通過所述的接觸開口進行源區摻雜劑的離子注入；
[0029](d)在器件上表面澱積一層介電質層；
[0030](e)進行源區摻雜劑的離子擴散，以形成所述的源區；
[0031](f)刻蝕所述的介電質層，形成位於所述的接觸開口側壁的介電質側牆；和
[0032](g)刻蝕外延層，使得所述的接觸開口進一步穿過所述的源區並延伸入所述的體區。
【專利附圖】
【附圖說明】
[0033]本發明的這些和其他實施方式的優點將通過下面結合附圖的詳細說明如後，其中:
[0034]圖1A為現有技術揭示的溝槽MOSFFT的剖視圖。
[0035]圖2A到圖2C為現有技術揭示的另一個溝槽MOSFET及其製造方法的部分剖視圖。
[0036]圖3A為根據本發明的一個具體實施例的溝槽MOSFET的剖視圖。
[0037]圖3B到圖3E為製造圖3A中所揭示的具體實施例中的側牆和源區的過程剖視圖。
[0038]圖4為根據本發明的另一個具體實施例的溝槽MOSFET的剖視圖。
[0039]圖5A為根據本發明的另一個具體實施例的溝槽MOSFET的剖視圖。
[0040]圖5B為根據本發明的另一個具體實施例的溝槽MOSFET的剖視圖。
[0041]圖6A為根據本發明的另一個具體實施例的溝槽MOSFET的剖視圖。
[0042]圖6B為根據本發明的另一個具體實施例的溝槽MOSFET的剖視圖。
[0043]圖7A為根據本發明的具體實施例的溝槽MOSFET的剖視圖，同時也是圖7B中所示結構沿A-B-C方向的一個剖視圖。
[0044]圖7B為根據本發明的一個具體實施例的一個雙晶片結構的版圖。
[0045]圖7C為根據本發明的一個具體實施例的兩個雙晶片結構的版圖。
[0046]圖7D為根據本發明的一個具體實施例的多個雙晶片結構的版圖。
[0047]圖8A-8E為根據圖5A所示的本發明實施例的溝槽MOSFET製作過程的剖視圖。
【具體實施方式】
[0048]下面參照附圖更詳細地說明本發明，其中示出了本發明的優選實施例。但是本發明不局限於在此所述的實施例。例如，這裡的說明更多地引用N溝道的半導體集成電路，但是很明顯其他器件也是可能的。下文是通過參考各個附圖來對實施本發明的優選實施例進行詳細描述。一些方向術語，例如「頂部」、「底部」、「前」、「後」、「上方」、「下方」等，是參考各個附圖的方向進行描述的。由於實施例中的元件可以被放置在許多不同的方向，因此，本發明中的方向術語只是用於描述而不能被視為對本發明的限制。應該理解的是，實施例中各種結構或者邏輯上的替代和修改都應該被涵蓋在本發明的真正精神和範圍內。因此，以下的詳細描述不能被視為對本發明的限制，本發明的涵蓋範圍由權利要求界定。應該理解的是，本發明中所描述的各個優選實施例的技術特徵可以相互結合，有特別說明的除外。
[0049]圖3A揭示了根據本發明的一個具體的實施例的N溝道溝槽M0SFET300。其形成於一個N型外延層301中，並位於一個N+襯底302之上，該N+襯底302底部襯有漏極金屬層303(此處的導電類型並不做限制性的解釋，即該具體的實施例也可以為P溝道溝槽M0SFET，形成於P型外延層並位於P+襯底之上)。在所述的N型外延層301中，有源區形成有多個溝槽柵304，每個溝槽柵304側壁周圍都圍繞有η+源區305和其下方的P型體區306。所有的溝槽柵304都填充以摻雜的多晶矽層307，其襯有一層柵極氧化層308。該N溝道溝槽M0SFET300進一步包括一個溝槽式源體接觸區309，其填充以一個接觸金屬插塞310，同時穿過一個接觸絕緣層311、η+源區305並延伸入P型體區306，其中所述的接觸金屬插塞310可以為襯有勢壘層Ti / TiN或Co / TiN或Ta / TiN的鎢插塞，所述的接觸絕緣層311可以為未摻雜的矽化玻璃(NSG)，例如富矽氧化物(SRO)。應該注意的是，所述的溝槽式源體接觸區309的上部分側壁穿過所述的接觸絕緣層311的同時，也被一層介電質側牆312所包圍，即該介電質側牆312位於所述的溝槽式源體接觸區309和所述的接觸絕緣層311之間，該介電質側牆312可以為氧化物、氮化物或者氮氧化合物。因此，接觸開口上部分的寬度CO』 =SBCOj +2Ssw，其中SBC0』為所述的接觸開口下部分的寬度，Ssw為所述的介電質側牆的厚度。與此同時，在與N型外延層301的上表面等距處，所述的η+源區305沿溝道處的濃度和結深都分別小於其位於所述的介電質側牆312下方的濃度和結深，同時，所述的η+源區305的摻雜濃度沿從位於所述的介電質側牆312下方到所述的溝道處呈現高斯分布。一個P+體接觸摻雜區315形成於P型體區306中，且至少包圍所述溝槽式源體接觸區309的底部以進一步減少接觸金屬插塞310和P型體區306之間的接觸電阻。該N溝道溝槽M0SFET300進一步包括源極金屬314，其通過所述的溝槽式源體接觸區309而連接至所述的η+源區305和P型體區306，其中，所述的源極金屬314可以為鋁合金或者銅，並在下方襯有降阻層?或Ti / TiN0利用該結構，η+源區305的寄生電阻Rn+小於現有技術，並且P+體接觸摻雜區與溝道區之間的距離Scp+保持不變，可以避免產生高的閾值電壓Vth。
[0050]圖3B到3E揭示了圖3A中所述的介電質側牆和η+源區形成過程的一系列剖視圖。在圖3Β中，先進行幹氧刻蝕以定義接觸開口 320位於所述的接觸絕緣層311中的寬度CO』。接著通過該接觸開口 320進行源區的摻雜劑離子注入，使得η+源區305形成於P型體區306上方。之後，在圖3C中，現沿器件上表面澱積一層介電質層321，再進行源區的離子擴散步驟，使得η+源區305中的摻雜劑離子進一步擴散入P型體區306。在圖3D中，先進行幹氧刻蝕步驟，以在所述的接觸開口 320的側壁形成介電質側牆312，並且該介電質側牆312的厚度為Ssw。在圖3E中，沿著所述介電質側牆312向下進行幹法矽刻蝕，使得所述的接觸開口 320進一步延伸入所述的η+源區305和P型體區中，並且該接觸開口 320位於P型體區中306中的寬度為SBCO』。然後通過該接觸開口 320進行體接觸摻雜區的離子注入，以在該接觸開口底部周圍形成P+體接觸摻雜區315。從圖3E中很容易可以看出，CO』 =SBCO' +2Ssw0
[0051]圖4揭示了根據本發明的另一個優選的溝槽M0SFET400，其與圖3中的溝槽M0SFET300具有相似的結構，除了在圖4中，所述的溝槽M0SFET400為P溝道溝槽M0SFET，而在圖3中的溝槽M0SFET300為N溝道溝槽M0SFET。所述的P溝道溝槽M0SFET400形成於一個P型外延層401中，並位於一個P+襯底402之上。該P溝道溝槽M0SFET400進一步包括:p+源區403，其位於N型體區404的上方；n+體接觸摻雜區405，其至少包圍溝槽式源體接觸區406的底部。
[0052]圖5A揭示了根據本發明的另一個優選的N溝道溝槽M0SFET500，其與圖3中所示的溝槽M0SFET300具有相似的結構，除了在圖5中，溝槽M0SFET500進一步包括一個靠近有源區的連接溝槽柵501，其寬度大於位於有源區的其他溝槽柵的寬度。該連接溝槽柵501通過一個溝槽式柵接觸區504而連接至位於接觸絕緣層503上方的柵極金屬層502，其中，所述的溝槽式柵接觸區504穿過所述的接觸絕緣層503，並延伸入位於連接溝槽柵501內的多晶矽層505，其中，所述的溝槽式柵接觸區504的上部分也包圍有介電質側牆506。與此同時，該溝槽式M0SFET500進一步包括一個終端區，其包括多個具有懸浮電壓的溝槽柵507，該多個溝槽柵507由P型體區508圍繞，並且位於所述終端區的該P型體區508上方不存在η+源區。同時，所述的接觸絕緣層503為一層未摻雜的矽化玻璃層(NSG)。
[0053]圖5B揭示了根據本發明的另一個優選的N溝道溝槽M0SFET500 』，其與圖5A中的N溝道溝槽M0SFET500具有相似的結構，除了在圖5B中，接觸絕緣層503』除了包括一層NSG層，還包括一層位於其上方的硼磷娃玻璃層(BPSG)。
[0054]圖6A揭示了根據本發明的另一個優選的溝槽M0SFET600，其與圖5中的N溝道溝槽M0SFET500具有相似的結構，除了圖6A中的結構為P溝道溝槽M0SFET，其形成於一個P型外延層601中，並位於一個P+襯底602之上。該P溝道溝槽M0SFET600進一步包括:p+源區603，其位於N型體區604上方；n+體接觸摻雜區605，其至少包圍溝槽式源體接觸區606的底部。
[0055]圖6B揭示了根據本發明的另一個優選的溝槽M0SFET600』，其與圖5中的N溝道溝槽M0SFET500』具有相似的結構，除了圖6B中的結構為P溝道溝槽M0SFET，其形成於一個P型外延層601』中，並位於一個P+襯底602』之上。該P溝道溝槽M0SFET600』進一步包括:P+源區603』，其位於N型體區604』上方；n+體接觸摻雜區605』，其至少包圍溝槽式源體接觸區606』的底部。
[0056]圖7A揭示了根據本發明的一個優選的P溝道溝槽M0SFET700，同時其也是圖7B所示的版圖中沿A-B-C方向的一個剖視圖。該溝槽M0SFET700與圖6A中所示的溝槽M0SFET600具有相似的結構，除了在圖7A中，溝槽M0SFET700進一步包括至少一個溝槽式溝道截止柵701 (SCTG)，其形成於終端區並圍繞多個具有懸浮電壓的溝槽柵702 (TFG)的外圍。其中，每個所述的溝槽式溝道截止柵701都連接至至少一個切割溝槽柵703 (SffTG)，且每個切割溝槽柵703都延伸穿過一個鋸切線(sawing line)。同時，通過切割溝槽柵703鋸切晶片之後，每個所述的溝槽式溝道截止柵701和每個切割溝槽柵703都短接至漏區和N型體區704。
[0057]圖7B揭示了根據本發明的雙晶片版圖結構，其由兩個晶片組成，還包括一個溝槽M0SFET，其終端區包括具有懸浮電壓的溝槽柵(TFGs)和至少一個溝槽式溝道截止柵(CSTG)。其中，所述的兩個晶片通過多個切割溝槽柵(SWTGs)相連接，並且兩個晶片之間的距離Sdd與切割道的寬度Wsl (如圖7C所示)相同。圖7D揭示了根據本發明的包括多個雙晶片結構的實施例。沿鋸切線且通過切割溝槽柵切割之後(如虛線所示)，雙晶片結構將會被分離開。
[0058]圖8A到圖8E揭示了製造圖5A中的溝槽M0SFET500的一系列剖面圖。在圖8A中，N型外延層512生長於重摻雜的N+襯底513之上。接著，提供溝槽掩模版(未示出)並進行溝槽刻蝕以在N型外延層512中形成多個柵溝槽510』，501』和507』。然後，生長一層犧牲氧化層(未示出)並通過去除該犧牲氧化層來移除溝槽刻蝕過程中可能造成的矽損傷。之後，在所有的柵溝槽內表面和N型外延層512的上表面形成一層柵極氧化層509。接著，在所有的柵溝槽內填充摻雜的多晶矽層並進行多晶矽的回刻或者化學機械拋光，使得多晶矽層留在所述的柵溝槽內部，以形成:位於有源區的多個溝槽柵510，一個連接溝槽柵501和多個位於終端區的具有懸浮電壓的溝槽柵507。之後，在不提供掩模版的情況下進行P型體區的摻雜劑離子注入和擴散，以在N型外延層512的上部分形成多個P型體區508。
[0059]在圖SB中，先沿器件的上表面澱積一層接觸絕緣層503。然後，提供接觸掩模版(未示出)並進行幹氧刻蝕，以形成多個接觸開口 520，同時曝露中一部分N型外延層512的上表面以進行源區的摻雜劑離子注入。
[0060]在圖SC中，先沿器件的上表面澱積一層介電質層514，其包括矽化物、氧化物或者矽氧化合物。然後，在不提供掩模版的情況下進行源區摻雜劑的離子注入以在P型體區508的上表面形成η+源區515。
[0061]在圖8D中，先刻蝕形成介電質側牆514』，再進行幹法矽刻蝕，進一步刻蝕所述的接觸開口 520使其分別延伸入P型體區508和連接溝槽柵501。接著，進行體接觸摻雜區的離子注入和快速熱退火(RTA)，形成位於η+源區515下方的ρ+體接觸摻雜區516，並且其至少包圍所述接觸開口 520的底部。
[0062]在圖8Ε中，先沿器件的整個上表面澱積一層勢壘層Ti / TiN或Co / TiN或Ta /TiN，並進行快速熱退火以形成矽化物。然後，在勢壘層上方澱積金屬鎢並填充入所述的接觸開口中。之後，不需要的金屬鎢和勢壘層被刻蝕，分別形成:填充於溝槽式源體接觸區518中的接觸金屬插塞517-1，和填充於溝槽式柵接觸區504中的接觸金屬插塞517-2。接著，在接觸絕緣層503上澱積一層襯有降阻層的金屬層，其中，降阻層可以是Ti或者TiN，金屬層可以是鋁合金或者銅。之後，提供金屬掩模版(未示出)並刻蝕所述的金屬層和降阻層，形成柵極金屬層502和源極金屬層521。
[0063]儘管在此說明了各種實施例，可以理解，在不脫離本發明的精神和範圍內可以對本發明作出各種修改。例如，可以用本發明的方法形成其導電類型與文中所描述的相反的導電類型的各種半導體區域的結構，但所作出的修改應包涵在本發明要求保護的權利要求範圍之內。
【權利要求】
1.一種溝槽金屬氧化物半導體場效應管，包括: 第一導電類型的外延層； 多個第一類溝槽柵，位於有源區，由第一導電類型的源區和第二導電類型的體區圍繞； 接觸絕緣層，位於所述外延層的上表面； 多個溝槽式源體接觸區，穿過所述的接觸絕緣層和所述的源區，並延伸入所述的體區，將所述的源區和所述的體區連接至源極金屬層，其中所述的溝槽式源體接觸區位於所述的接觸絕緣層中的部分圍繞有介電質側牆；和 在與所述的外延層上表面等距離處，所述的源區位於所述的介電質側牆下方的摻雜濃度和結深大於其靠近相鄰的溝道區的摻雜濃度和結深。
2.根據權利要求1所述的溝槽金屬氧化物半導體場效應管，其中所述的第一導電類型是N型，所述的第二導電類型是P型。
3.根據權利要求1所述的溝槽金屬氧化物半導體場效應管，其中所述的第一導電類型是P型，所述的第二導電類型是N型。
4.根據權利要求1所述的溝槽金屬氧化物半導體場效應管，還包括一個靠近有源區的連接溝槽柵，其寬度大於 所述的第一類溝槽柵，其中所述的連接溝槽柵通過一個溝槽式柵接觸區而連接至柵極金屬層，其中所述的溝槽式柵接觸區也穿過所述的接觸絕緣層，並且也圍繞有所述的介電質側牆。
5.根據權利要求1所述的溝槽金屬氧化物半導體場效應管，還包括一個由多個具有懸浮電壓的溝槽柵構成的終端區，其中所述的多個具有懸浮電壓的溝槽柵由所述體區圍繞，並且在所述終端區中不存在所述的源區。
6.根據權利要求1所述的溝槽金屬氧化物半導體場效應管，其中所述的接觸絕緣層包括一層未摻雜的娃化物玻璃層，該娃化物玻璃層可以為富娃氧化物。
7.根據權利要求1所述的溝槽金屬氧化物半導體場效應管，其中所述的接觸絕緣層包括一層未摻雜的娃化物玻璃層和一層硼磷娃玻璃層。
8.根據權利要求5所述的溝槽金屬氧化物半導體場效應管，還包括至少一個溝槽式溝道截止柵，其位於所述的終端區，並圍繞所述的具有懸浮電壓的溝槽柵的外圍，每個所述的溝槽式溝道截止柵都連接至至少一個切割溝槽柵，其中每個所述的切割溝槽柵都延伸穿過一條鋸切線。
9.根據權利要求8所述的溝槽金屬氧化物半導體場效應管，其中所述的至少一個溝槽式溝道截止柵和所述的至少一個切割溝槽柵都短接至所述終端區中的漏區和體區。
10.根據權利要求1所述的溝槽金屬氧化物半導體場效應管，還包括一個第二導電類型的體接觸摻雜區，其位於所述體區且至少包圍每個所述的溝槽式源體接觸區的底部。
11.根據權利要求1所述的溝槽金屬氧化物半導體場效應管，其中所述的源極金屬襯有一層降阻層，其中所述的源極金屬為鋁合金或者銅，所述的降阻層為Ti或者Ti / TiN0
12.根據權利要求4所述的溝槽金屬氧化物半導體場效應管，其中所述的柵極金屬襯有一層降阻層，其中所述的柵極金屬為鋁合金或者銅，所述的降阻層為Ti或者Ti / TiN0
13.根據權利要求1所述的溝槽金屬氧化物半導體場效應管，其中所述的溝槽式源體接觸區填充以鎢插塞並襯有一層勢壘層，並且所述的鎢插塞連接至所述的源極金屬層。
14.根據權利要求4所述的溝槽金屬氧化物半導體場效應管，其中所述的溝槽式柵接觸區填充以鎢插塞並襯有一層勢壘層，並且所述的鎢插塞連接至所述的柵極金屬層。
15.一種半導體功率器件版圖結構，由雙溝槽金屬氧化物半導體場效應管組成，其中每個溝槽金屬氧化物半導體場效應管如權利要求8所述，其中每個所述的切割溝槽柵都延伸穿過所述的雙溝槽金屬氧化物半導體場效應管之間的空間，並連接至所述的雙溝槽金屬氧化物半導體場效應管的溝槽式溝道截止柵。
16.根據權利要求15所述的半導體功率器件版圖結構，其中所述的雙溝槽金屬氧化物半導體場效應管之間的空間寬度等於切割道的寬度。
17.根據權利要求15所述的半導體功率器件版圖結構，其中晶片切割之後，所述的溝槽式溝道截止柵和所述的切割溝槽柵都短接至所述的雙溝槽金屬氧化物半導體場效應管的漏區。
18.根據權利要求15所述的半導體功率器件版圖結構，其中每個所述的溝槽金屬氧化物半導體場效應管中只存在一個溝槽式溝道截止柵，並連接至至少一個所述的切割溝槽柵。
19.一種製造權利要求1所述的溝槽金屬氧化物半導體場效應管的製造方法，包括: 在第一導電類型的外延層中形成多個由第二導電類型的體區包圍的溝槽柵； 澱積接觸絕緣層，並刻蝕形成多個接觸開口，暴露一部分外延層的上表面，其中所述的接觸開口位於每 兩個相鄰的所述溝槽柵之間； 通過所述的接觸開口進行源區摻雜劑的離子注入； 在器件上表面澱積一層介電質層； 進行源區摻雜劑的離子擴散，以形成所述的源區； 刻蝕所述的介電質層，形成位於所述的接觸開口側壁的介電質側牆；和 刻蝕外延層，使得所述的接觸開口進一步穿過所述的源區並延伸入所述的體區。
20.根據權利要求19所述的溝槽金屬氧化物半導體場效應管的製造方法，不需要提供體區掩模版。
【文檔編號】H01L29/78GK104078507SQ201410116708
【公開日】2014年10月1日 申請日期:2014年3月26日 優先權日:2013年3月27日
【發明者】謝福淵 申請人:力士科技股份有限公司