一種溝槽型功率器件的製備方法
2023-05-29 18:52:56 3
專利名稱：一種溝槽型功率器件的製備方法
技術領域：
本發明涉及半導體工藝技術領域，尤其涉及一種溝槽型功率器件的製備方法。
背景技術：
溝槽型功率器件具有擊穿電壓高，導通電阻低，開關速度快等顯著優點，已經成為集成電路等領域的主流功率器件。現有的溝槽型功率器件的製備方法通常包括如下步驟 生長硬掩膜(Hard mask)層；在硬掩膜上進行光刻，露出溝槽區域；形成溝槽(Trench)；進行多晶矽的澱積，填充溝槽；採用幹法刻蝕進行多晶矽的回蝕，去掉多餘的多晶矽；之後， 還包括形成體區；形成源區；形成絕緣介質層，接觸孔，金屬層和鈍化層等步驟。在實現上述溝槽型功率器件的製備過程中，發明人發現現有技術中至少存在如下問題現有的製備方法容易造成多晶矽的殘留。這是由於，採用幹法刻蝕進行多晶矽的回蝕的步驟中，如圖1所示，需要刻蝕的多晶矽面積大，而且較厚，因此刻蝕的過程中產生的副產聚合物較多，如圖2所示，有可能覆蓋在多晶層表面的部分區域，導致部分區域的進一步正常刻蝕受到阻礙，將在刻蝕後留下塊狀的殘留物。另外，由於多晶層厚，在多晶矽澱積的工序，多晶表面會產生一些點狀的凸起物這也會導致多晶回蝕的時候，不能刻蝕乾淨，造成多晶矽的殘留。而如果造成多晶矽殘留，最終將導致器件結構的柵極源極短路，產生漏電， 嚴重影響成品率。
發明內容
本發明的實施例提供了一種溝槽型功率器件的製備方法，能夠有效解決由於多晶矽表面的凸起以及多晶矽幹法刻蝕過程中聚合物殘留所導致的多晶矽殘留問題。為達到上述目的，本發明的實施例採用如下技術方案一種溝槽型功率器件的製備方法，包括在襯底上設置硬掩膜層；在所述硬掩膜層上設置過渡層；在所述過渡層上進行光刻，形成溝槽窗口 ；在所述襯底上與所述溝槽窗口對應的區域形成溝槽；向所述溝槽內填充多晶矽；採用拋光的方式將所述溝槽以外區域的多晶矽研磨掉。採用上述技術方案後，本發明實施例提供的溝槽型功率器件的製備方法，通過改變工藝流程，在溝槽刻蝕前增加一層過渡層，後續採用多晶矽的拋光方式，代替目前的多晶矽幹法刻蝕，解決由於多晶表面的凸起以及多晶幹法刻蝕過程中聚合物殘留導致的多晶殘留問題，進而解決了成品器件的柵極源極漏電問題，大大提高成品率。另外，相對於幹法刻蝕，採用拋光的方式，進一步降低了成本。
為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。圖1為現有技術中進行多晶矽回蝕前的狀態示意圖；圖2為現有技術中進行多晶矽回蝕後的狀態示意圖；圖3為本發明實施例提供的製備方法的工藝流程圖；圖4(a)為本發明實施例一的工藝流程圖；圖4(b)為與圖4(a)所示的工藝流程相對應的實施效果圖。
具體實施例方式下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。如圖3所示，本發明實施例提供的一種溝槽型功率器件的製備方法，包括如下步驟Sl 1，在襯底上設置硬掩膜層；S12，在所述硬掩膜層上設置過渡層；S13，在所述過渡層上進行光刻，形成溝槽窗口 ；S14，在所述襯底上與所述溝槽窗口對應的區域形成溝槽；S15，向所述溝槽內填充多晶矽；S16，採用拋光的方式將所述溝槽以外區域的多晶矽研磨掉。本發明實施例提供的溝槽型功率器件的製備方法，能夠有效解決由於多晶矽表面的凸起以及多晶矽幹法刻蝕過程中聚合物殘留所導致的多晶矽殘留問題。其中，Sll步驟中所沉積的過渡層將作為後續S16步驟進行拋光的停止層，可採用氮化矽(Si3N4)層。由於Si3N4的物理性質與多晶矽的不同，因此拋光的速率不同，所以在 S16步驟進行溝槽以外區域的拋光研磨時，當拋光設備監控的拋光速率發生變化時，就能夠判斷，溝槽以外區域的多晶矽已經被研磨乾淨，即在S16步驟中，採用拋光的方式進行溝槽以外區域的多晶矽的研磨，當拋光速率發生變化時，就可停止拋光。這裡注意的是，還可以採用其他材料的過渡層，這裡不做限定。進一步地，S16步驟中所採用的拋光方式優選為化學機械拋光。化學機械拋光在機械拋光的同時，加入了化學製劑，能夠和被拋光物發生反應，使被拋光物的拋光面更加的平整，也進一步地減少多晶矽殘留的機會。另外，不同區域的拋光精度可能略有差別，如果某些區域磨的少了，可能這些區域會有少量多晶矽的殘留。因此，為了保證能將溝槽以外區域的多晶矽完全去除乾淨，避免多晶矽的殘留，可以採用過量拋光的方式，將過渡層，如Si3N4層也磨去一些，即S16步驟具體可為採用拋光的方式進行溝槽以外區域的多晶矽的研磨；當拋光速率發生變化時，繼續進行一定時間的拋光後停止拋光。其中，過量拋光的時間可根據實際情況和過渡層的厚度靈活掌握。為了使本領域的技術人員更好的理解本發明的技術方案，下面通過具體實施例並結合附圖對本發明的實施例進行詳細描述。這裡要注意的是，以下的具體實施例只是為了描述本發明，但不限於本發明。實施例一本實施例為溝槽型雙重擴散金屬半導體氧化物(DMOS，Doubl-Deffused Metel Oxide Semiconductor)場效應管的製備方法，如圖4所示，其中，圖4 (a)為本實施例的工藝流程圖，圖4(b)為與圖4(a)的工藝流程相對應的實施效果圖，包括下列步驟S21，在Si襯底上生長SW2硬掩膜層；本步驟的實施效果見S21'。S22，在SW2硬掩膜層上沉積Si3N4過渡層；本步驟的實施效果見S22'。Si3N4過渡層將作為後續步驟對溝槽之外區域的多晶矽進行拋光的停止層。S23，在Si3N4過渡層上進行光刻，形成溝槽窗口 ；本步驟的實施效果見S23'。S24，採用等離子幹法刻蝕，在Si襯底上與溝槽窗口對應的區域形成溝槽；本步驟中，首先依次對Si3N4過渡層和S^2硬掩膜層與溝槽窗口對應的區域進行幹法刻蝕，打開硬掩膜層和過渡層，露出襯底上需要形成溝槽的區域；然後對Si襯底上的溝槽區域，即與溝槽窗口對應的區域進行幹法刻蝕，形成溝槽，並對溝槽底部進行圓滑處理，實施效果見S24'。S25，進行溝槽壁的氧化；本步驟的實施效果見S25'。S26，向溝槽內填充多晶矽；本步驟的實施效果見S26'。S27，採用化學機械拋光的方式，將溝槽之外區域的多晶研磨掉。本步驟中，將通過對拋光速率的檢測判斷拋光程度。由於Si3N4的拋光速率與多晶矽的不同，當拋光設備監控的拋光速率發生變化時，就可以判斷，溝槽以外區域的多晶矽已經被研磨乾淨。但為了能將溝槽以外區域的多晶完全去除乾淨，本步驟可採用過量拋光的方式，當拋光速率發生變化時，繼續拋光一定的時間，將Si3N4層也磨去一些，這樣，就可以完全避免多晶矽的殘留。而且與幹法刻蝕相比，化學機械拋光的成本較低，也就降低了製備溝槽型功率器件的工藝成本。本步驟的實施效果見S27'。S27步驟後，先將Si襯底上的Si3N4過渡層和SW2硬掩膜層去掉，然後進行包括形成P型體區，形成源區，形成絕緣介質層、接觸孔、金屬層和鈍化層等其餘步驟。需要指出的是，這些步驟均可按照常規的溝槽型DMOS的製備方法進行即可，由於與現有技術相同，這裡不再贅述。綜上所述，本發明實施例提供的溝槽型功率器件的製備方法，通過改變工藝流程， 在溝槽刻蝕前增加一層過渡層，後續採用多晶矽的拋光方式，代替目前的多晶矽幹法刻蝕， 解決由於多晶矽表面的凸起以及多晶矽幹法刻蝕過程中聚合物殘留導致的多晶矽殘留問題，進而解決了成品的柵極源極短路、漏電問題，大大提高成品率。另外，相對於幹法刻蝕，採用拋光的方式，進一步降低了成本。 以上所述，僅為本發明的具體實施方式
，但本發明的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本發明揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本發明的保護範圍之內。因此，本發明的保護範圍應以所述權利要求的保護範圍為準。
權利要求
1.一種溝槽型功率器件的製備方法，其特徵在於，包括 在襯底上設置硬掩膜層；在所述硬掩膜層上設置過渡層； 在所述過渡層上進行光刻，形成溝槽窗口 ； 在所述襯底上與所述溝槽窗口對應的區域形成溝槽； 向所述溝槽內填充多晶矽；採用拋光的方式將所述溝槽以外區域的多晶矽研磨掉。
2.根據權利要求1所述的方法，其特徵在於，所述過渡層為Si3N4層。
3.根據權利要求1所述的方法，其特徵在於，所述採用拋光的方式將所述溝槽以外區域的多晶矽研磨掉具體為採用化學機械拋光的方式將所述溝槽以外區域的多晶矽研磨掉。
4.根據權利要求1所述的方法，其特徵在於，所述採用拋光的方式將所述溝槽以外區域的多晶矽研磨掉具體為採用拋光的方式進行所述溝槽以外區域的多晶矽的研磨，當拋光速率發生變化時，停止拋光。
5.根據權利要求1所述的方法，其特徵在於，所述採用拋光的方式將所述溝槽以外區域的多晶矽研磨掉具體為採用拋光的方式進行所述溝槽以外區域的多晶矽的研磨； 當拋光速率發生變化時，繼續進行一定時間的拋光後停止拋光。
全文摘要
本發明的實施例公開了一種溝槽型功率器件的製備方法，涉及半導體工藝技術領域，為解決由於多晶矽表面的凸起以及多晶矽幹法刻蝕過程中聚合物殘留所導致的多晶矽殘留問題而發明。所述溝槽型功率器件的製備方法，包括在襯底上設置硬掩膜層；在所述硬掩膜層上設置過渡層；在所述過渡層上進行光刻，形成溝槽窗口；在所述襯底上與所述溝槽窗口對應的區域形成溝槽；向所述溝槽內填充多晶矽；採用拋光的方式將所述溝槽以外區域的多晶矽研磨掉。本發明可用於半導體晶片及集成電路製造領域。
文檔編號H01L21/306GK102263030SQ201010189988
公開日2011年11月30日 申請日期2010年5月25日 優先權日2010年5月25日
發明者趙文魁, 馬萬裡 申請人:北大方正集團有限公司, 深圳方正微電子有限公司