在絕緣層中嵌入納米晶的半導體材料製備方法
2023-05-28 08:13:01 2
專利名稱：在絕緣層中嵌入納米晶的半導體材料製備方法
在絕緣層中嵌入納米晶的半導體材料製備方法
技術領域：
本發明涉及半導體材料製備領域，尤其涉及一種在絕緣層中嵌入納米晶的半導體 材料製備方法。
背景技術：
隨著航天技術的飛速發展，應用在輻射環境下的電子學系統越來越多，由於輻射 能夠造成電子元器件和集成電路性能的退化和改變，從而影響由此組成的電子學系統的可 靠性、縮短系統的壽命，嚴重時甚至會導致任務的失敗。對於在軌運行的太空飛行器來講，輻射 將會造成短時功能失效和縮短在軌運行壽命。SOI (絕緣體上的矽SiliCon-On-Insulator 或絕緣體上的半導體Aemiconductor-On-Insulator)技術正是為了滿足航空航天、飛彈 和衛星電子系統等空間及軍事電子領域的需求而發展起來的一種技術。四十多年來，該技 術的發展一直以抗輻射加固的軍事和空間應用為背景，其目標是提高戰略武器的突防和延 長衛星在軌運行壽命。SOI材料由於絕緣埋層的存在，減小了器件的寄生電容，提高了器件的速度，並且 從根本上消除體矽CMOS技術的閉鎖效應，單粒子翻轉截面較體矽CMOS技術小二個數量級， 抗瞬時劑量率的能力提高二個數量級。但是，另一方面由於其絕緣埋層的存在使得其抗總劑量輻照性能受到限制，這是 因為當SOI絕緣埋層受到電離輻照時，輻射感生電荷被俘獲在整個埋層。這些輻射感生的 陷阱電荷主要呈正電性。這些電荷能夠導致η溝電晶體的背溝道界面反型，從而引起部分 耗盡(PD)和全耗盡(FD)電晶體的漏電流大幅度增加。對於全耗盡電晶體，正柵電晶體與 背柵電晶體有電耦合作用，絕緣埋層中輻射感生正電荷的積累會造成正柵電晶體閾值電壓 的降低。目前，SOI材料的抗輻照加固技術主要是利用離子注入技術將矽或其他元素注入 SOI材料的絕緣埋層中，在絕緣埋層中產生大量的電子陷阱以補償輻射在埋層中產生的空 穴陷阱電荷來降低埋層中正電荷的數量。但是，SOI材料中注入原子的過程中會造成頂層 矽晶格的損傷，降低了頂層矽的晶體質量。
發明內容本發明所要解決的技術問題是，提供一種在絕緣層中嵌入納米晶的半導體材料制 備方法，在絕緣埋層中引入矽納米晶的同時，能夠避免矽離子注入造成的頂層矽晶格損傷， 提高所製備的SOI材料的晶體質量。為了解決上述問題，本發明提供了一種在絕緣層中嵌入納米晶的半導體材料製備 方法，包括如下步驟提供器件襯底和支撐襯底，所述器件襯底中具有腐蝕自停止層；選擇 在器件襯底和支撐襯底的一個或者兩個的表面形成絕緣層；在絕緣層中注入納米晶改性離 子；通過絕緣層將器件襯底和支撐襯底鍵合在一起；實施鍵合後的退火加固；利用腐蝕自 停止層將器件襯底減薄至目標厚度以在絕緣層表面形成器件層。
3
作為可選的技術方案，所述器件襯底的材料為單晶矽，其中的腐蝕自停止層採用 氧離子注入的方法形成。作為可選的技術方案，所述減薄器件襯底的步驟進一步包括採用溼法腐蝕的方 法腐蝕器件襯底至腐蝕自停止層；將腐蝕自停止層除去；研磨保留在絕緣層表面的器件層 至目標厚度。作為可選的技術方案，所述絕緣層的材料為氧化矽，所述納米晶改性離子的 材料選自與矽和鍺中的一種或者兩種，所述納米晶改性離子為矽，注入劑量範圍是 IXlO14Cnr2 2 X IO16CnT2。作為可選的技術方案，所述注入的納米晶改性離子的位置與鍵合後的絕緣層與器 件襯底之間界面之間的距離範圍是IOnm 700nm。作為可選的技術方案，所述鍵合工藝為輔助等離子體處理的親水鍵合，鍵合後加 固工藝依次包括兩個階段第一階段的溫度範圍是200°C 800°C，時間範圍是0. 5小時至 5小時，第二階段的加固溫度範圍是900°C 1300°C，加固時間是10分鐘 6小時。作為可選的技術方案，所述鍵合工藝為直接的親水鍵合，鍵合後加固工藝的溫度 範圍是800°C 1400°C，加固時間是10分鐘 10小時。本發明的優點在於，通過對工藝順序的巧妙調整，在不影響其他工藝的前提下，將 形成納米晶所採用的離子注入的步驟調整在鍵合之前實施的，從而不會影響到器件層的晶 格完整性，提高了所製備的SOI材料的晶體質量。
附圖1是本發明的具體實施方式
的實施步驟示意圖；附圖2至附圖7是本發明的具體實施方式
的工藝示意圖。
具體實施方式下面結合附圖對本發明提供的一種在絕緣層中嵌入納米晶的半導體材料製備方 法的具體實施方式
做詳細說明。附圖1所示是本具體實施方式
的實施步驟示意圖，包括步驟S100，提供器件襯 底和支撐襯底；步驟S101，採用氧離子注入的方法在器件襯底中形成腐蝕自停止層；步驟 S110，選擇在器件襯底的表面形成絕緣層；步驟S120，在絕緣層中注入納米晶改性離子；步 驟S130，通過絕緣層將器件襯底和支撐襯底鍵合在一起；步驟S140，實施鍵合後的退火加 固；步驟S150，利用腐蝕自停止層將器件襯底減薄至目標厚度以在絕緣層表面形成器件 層。附圖2至附圖7是本具體實施方式
的工藝示意圖。附圖2所示，參考步驟S100，提供器件襯底19和支撐襯底10。支撐襯底10的材料可以是包括單晶矽在內的任何一種本領域內常見的襯底材 料，本具體實施方式
為單晶矽。器件襯底19用於在後續步驟中形成頂層半導體層，又稱之為器件層，因此該器件 襯底19的材料應當是單晶矽或者化合物半導體等常用的單晶半導體材料，本具體實施方 式為單晶矽。
附圖3所示，參考步驟S101，採用氧離子注入的方法在器件襯底19中形成腐蝕自 停止層18。注入離子可以是氧離子，也可以採用氮氧共注，注入可以是單次注入也可以是多 次注入，多次注入時注入能量可以與第一次注入時能量相同，也可以不同。注入劑量的範圍 是IXlO14Cnr2 2 X IO18CnT2，注入能量為20KeV 500KeV。這裡以多次注入為例，第一次 注入能量為190KeV，注入劑量為4\1017側-2，注入溫度為5001;第二次注入能量為180KeV， 注入劑量為2X IO15CnT2。注入溫度為室溫注入。本實施方式以單晶矽中注入氧離子為例，敘述了在器件襯底19中形成腐蝕自停 止層18的方法。在其他的實施方式中，如果選擇用離子注入的方法形成腐蝕停止層，還可 以根據欲採用的腐蝕工藝選擇不同的注入離子，例如在單晶矽中注入硼離子形成濃硼自停 止層，也是一種可選的技術方案。在其他的實施方式中，如果選擇採用外延的方法生長腐蝕自停止層，也可以將上 述步驟SlOO和步驟SlOl合併實施，即採用外延工藝依次形成自停止層，以及自停止層表面 的最終產品的器件層，例如在單晶矽襯底表面首先外延一層濃硼的單晶矽作為自停止層， 再外延一層低摻雜或者本徵的單晶矽層作為最終產品的器件層。上述兩步外延實施完畢後 方才獲得用於鍵合的器件襯底，也就相當於將上述步驟SlOO和步驟SlOl合併實施了。總之上述步驟SlOO和步驟SlOl實施的目的在於獲得一個具有腐蝕自停止層18 的器件襯底19。附圖4所示，參考步驟S110，選擇在器件襯底19的表面形成絕緣層17。本實施方式採用的是在單晶矽襯底中注入氧離子形成腐蝕自停止層18，因此可以 本步驟可以選擇將器件襯底19在高溫下退火，退火溫度為1000°C 1400°C，退火氣氛為氧 氬混合氣氛。退火後的器件襯底，表面覆蓋了一層熱氧化的二氧化矽層，可以作為絕緣層 17。採用熱氧化的優點還在於高溫下的退火還可以促進注入的氧離子在單晶矽中的聚集， 提高腐蝕自停止層18的腐蝕阻擋效果。在其他未採用單晶矽襯底中注入氧離子形成腐蝕停止層18的實施方式中，也可 以選擇化學氣相沉積等其他方法在器件襯底19的表面形成絕緣層17。附圖5所示，參考步驟S120，在絕緣層17中注入納米晶改性離子，形成納米晶層 171。納米晶改性離子選自於矽離子和鍺離子中的一種或兩種。本具體實施方式
中所述 納米晶改性離子為矽離子，注入劑量範圍是IXlO14cnT2 2X1016cm_2。納米晶改性離子注 入至絕緣層17之中形成了由納米晶團簇構成的納米晶層171，能夠在絕緣層17中產生大量 的電子陷阱，一旦受到放射線的輻射，這些電子陷阱能夠補償輻射在埋層中產生的空穴陷 阱電荷來降低埋層中正電荷的數量。本具體實施方式
中，納米晶改性離子注入位置，即納米晶層171的位置與絕緣 層17和器件襯底19界面之間的距離範圍是IOnm 700nm為較佳的注入位置，並優選為 30nm 70nm，尤其是50nm。在其他的實施方式中，如果絕緣層17是生長在支撐襯底10的表 面，則應當控制注入位置與絕緣埋層17自由表面之間的距離範圍是30nm 70nm為優，這 樣能保證在鍵合之後，注入位置距絕緣層17和器件襯底19界面之間的距離範圍是IOnm 700nm。在支撐襯底10和器件襯底19的表面都生長絕緣層的實施方式中，則應當根據器件襯底19表面的絕緣層厚度確定納米晶改性離子應當注入在哪個絕緣層中，以及注入深度 是多少，以確保鍵合之後的注入位置滿足上述條件。由於注入的離子在襯底中不可能嚴格的分布在某一固定的位置，而是沿著注入的 方向呈高斯分布的，因此本說明書中所提到的離子的注入位置應當是離子在注入方向高斯 分布的峰值位置，這也是本領域對離子注入深度的一種通常的表述方法。附圖6所示，參考步驟S130，通過絕緣層17將器件襯底19和支撐襯底10鍵合在一起。鍵合可以是親水鍵合也可以是疏水鍵合。親水鍵合前可以使用氬或者氧等離子處 理襯底表面。優化的鍵合方式為等離子體處理後採用親水鍵合，先使用Ar+處理5分鐘，隨 後去離子水清洗表面並甩幹，襯底表面吸附有一層水分子。繼續參考步驟S140，實施鍵合後的退火加固。鍵合後，鍵合襯底對進行加固處理，加固溫度為200°C 800°C，優化溫度為 400°C，加固時間為30分鐘 5小時，優化時間為3小時，隨後升溫進行進一步退火處理激 活矽原子成為矽納米晶，處理溫度為900°C 1300°C，處理時間為10分鐘到6小時，優化 溫度為110(TC，退火2小時。如果襯底不採用等離子體處理，直接親水鍵合，則加固溫度為 8001400°C，優化溫度為1100°C，退火時間為10分鐘到10小時，優化為6小時。附圖7所示，參考步驟S150，利用腐蝕自停止層18將器件襯底19減薄至目標厚度 以在絕緣層17表面形成器件層12。由於器件襯底19中具有腐蝕自停止層18，因此本步驟具體可以採用溼法腐蝕的 方法腐蝕器件襯底至腐蝕自停止層，然後將腐蝕自停止層18除去形成保留在絕緣層17表 面的器件層12，最後研磨器件層12至目標厚度。本具體實施方式
可以採用TMAH溶液在90°C條件下進行選擇性腐蝕，隨後採用5% HF溶液去除器件襯底19中的氧化矽腐蝕自停止層18，再採用CMP對器件層12的厚度和表 面平整度進行調整。上述步驟實施完畢後，初步製備出的襯底包括了支撐襯底10、絕緣層17和器件層 12，並且絕緣埋層17中含有嵌入納米晶層171的SOI材料。形成納米晶層171所採用的離 子注入的步驟是在鍵合之前實施的，因此沒有影響到器件層12的晶格完整性。以上所述僅是本發明的優選實施方式，應當指出，對於本技術領域的普通技術人 員，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為 本發明的保護範圍。
權利要求
一種在絕緣層中嵌入納米晶的半導體材料製備方法，其特徵在於，包括如下步驟提供器件襯底和支撐襯底，所述器件襯底中具有腐蝕自停止層；選擇在器件襯底和支撐襯底的一個或者兩個的表面形成絕緣層；在絕緣層中注入納米晶改性離子；通過絕緣層將器件襯底和支撐襯底鍵合在一起；實施鍵合後的退火加固；利用腐蝕自停止層將器件襯底減薄至目標厚度以在絕緣層表面形成器件層。
2.根據權利要求1所述的方法，其特徵在於，所述器件襯底的材料為單晶矽，其中的腐 蝕自停止層採用氧離子注入的方法形成。
3.根據權利要求1所述的方法，其特徵在於，所述減薄器件襯底的步驟進一步包括採用溼法腐蝕的方法腐蝕器件襯底至腐蝕自停止層；將腐蝕自停止層除去；研磨保留在絕緣層表面的器件層至目標厚度。
4.根據權利要求1所述的方法，其特徵在於，所述絕緣層的材料為氧化矽，所述納米晶 改性離子的材料選自與矽和鍺中的一種或者兩種。
5.根據權利要求4所述的方法，其特徵在於，所述納米晶改性離子為矽，注入劑量範圍 是 IXlO14Cnr2 2X IO16CnT2。
6.根據權利要求1或4或5所述的方法，其特徵在於，所述注入的納米晶改性離子的位 置與鍵合後的絕緣層與器件襯底之間界面之間的距離範圍是IOnm 700nm。
7.根據權利要求1所述的方法，其特徵在於，所述鍵合工藝為輔助等離子體處理的親 水鍵合，鍵合後加固工藝依次包括兩個階段第一階段的溫度範圍是200°C 800°C，時間 範圍是0.5小時至5小時，第二階段的加固溫度範圍是900°C 1300°C，加固時間是10分 鍾 6小時。
8.根據權利要求1所述的方法，其特徵在於，所述鍵合工藝為直接的親水鍵合，鍵合後 加固工藝的溫度範圍是800°C 1400°C，加固時間是10分鐘 10小時。
全文摘要
本發明提供了一種在絕緣層中嵌入納米晶的半導體材料製備方法，包括如下步驟提供器件襯底和支撐襯底，所述器件襯底中具有腐蝕自停止層；選擇在器件襯底和支撐襯底的一個或者兩個的表面形成絕緣層；在絕緣層中注入納米晶改性離子；通過絕緣層將器件襯底和支撐襯底鍵合在一起；實施鍵合後的退火加固；利用腐蝕自停止層將器件襯底減薄至目標厚度以在絕緣層表面形成器件層。本發明的優點在於，通過對工藝順序的巧妙調整，在不影響其他工藝的前提下，將形成納米晶所採用的離子注入的步驟調整在鍵合之前實施的，從而不會影響到器件層的晶格完整性，提高了所製備的SOI材料的晶體質量。
文檔編號H01L21/20GK101908472SQ20101021144
公開日2010年12月8日 申請日期2010年6月25日 優先權日2010年6月25日
發明者張苗, 林成魯, 王曦, 王湘, 魏星 申請人:上海新傲科技股份有限公司;中國科學院上海微系統與信息技術研究所