一種集成對講晶片及射頻載波頻率產生方法與流程
2023-06-22 04:00:21
本發明涉及數字對講領域，尤其涉及一種集成對講晶片及射頻載波頻率產生方法。
背景技術：
在數字對講領域，數字通信要求射頻載波的頻率恆定、穩定，該需求需要數字對講機內射頻收發機的本振晶體產生準確的射頻載波頻率，其對本振晶體要求很高，而高要求往往代表了高成本，這種要求提高了數字對講機的成本。
技術實現要素：
本發明提供了一種集成對講晶片及射頻載波頻率產生方法，以降低數字對講機的成本。
本發明提供了一種具備零中頻數字通信功能的集成對講晶片，包括：微控制單元、射頻收發器單元及存儲器單元，存儲器單元用於存儲頻率偏差值，微控制單元用於在射頻收發器單元需要產生射頻載波頻率時，讀取頻率偏差值，並發送至射頻收發器單元，射頻收發器單元用於根據頻率偏差值對其產生的射頻本振頻率進行校正，產生射頻載波頻率。
進一步的，還包括數據串口模塊，數據串口模塊用於接收外界設備寫入的頻率偏差值，並傳輸至微控制單元，微控制單元用於將頻率偏差值寫入存儲器單元，外界設備用於對射頻收發器單元中本振晶體產生的射頻本振頻率進行測量，根據測量結果計算頻率偏差值。
進一步的，還包括本振頻率檢測單元，本振頻率檢測單元用於檢測射頻收發器單元在輸出目標射頻載波頻率時，其本振晶體產生的射頻本振頻率，並傳輸至微控制單元；微控制單元用於根據射頻本振頻率及目標射頻載波頻率，計算得到頻率偏差值，並將頻率偏差值寫入存儲器單元。
進一步的，存儲器單元為FLASH存儲器，FLASH存儲器以四字節大小的整型數據存儲頻率偏差值。
進一步的，射頻收發器單元包括本振晶體、校正單元及輸出單元，本振晶體用於根據目標射頻載波頻率輸出射頻本振頻率，校正單元用於根據頻率偏差值對射頻本振頻率進行校正，得到目標射頻載波頻率，輸出單元用於輸出頻率為目標射頻載波頻率的射頻載波信號。
本發明提供了一種數字對講終端的射頻載波頻率產生方法，數字對講終端包括供電電源、及本發明提供的集成對講晶片；射頻載波頻率產生方法包括：
微控制單元在射頻收發器單元需要產生射頻載波頻率時，讀取存儲器單元存儲的頻率偏差值，並發送至射頻收發器單元；
射頻收發器單元根據頻率偏差值對其產生的射頻本振頻率進行校正，產生射頻載波頻率。
進一步的，還包括：
外界設備對射頻收發器單元中本振晶體產生的射頻本振頻率進行測量，根據測量結果計算頻率偏差值；
數據串口模塊接收外界設備寫入的頻率偏差值，並傳輸至微控制單元；
微控制單元將頻率偏差值寫入存儲器單元。
進一步的，還包括：
本振頻率檢測單元檢測射頻收發器單元在輸出目標射頻載波頻率時，其本振晶體產生的射頻本振頻率，並傳輸至微控制單元；
微控制單元根據射頻本振頻率及目標射頻載波頻率，計算得到頻率偏差值，並將頻率偏差值寫入存儲器單元。
進一步的，存儲器單元為FLASH存儲器，FLASH存儲器以四字節大小的整型數據存儲頻率偏差值。
進一步的，射頻收發器單元根據頻率偏差值對其產生的射頻本振頻率進行校正，產生射頻載波頻率包括：
本振晶體根據目標射頻載波頻率輸出射頻本振頻率；
校正單元根據頻率偏差值對射頻本振頻率進行校正，得到目標射頻載波頻率；
輸出單元輸出頻率為目標射頻載波頻率的射頻載波信號。
本發明的有益效果：
本發明提供了一種新的集成對講晶片及射頻載波頻率產生方法，其存儲器單元用於存儲頻率偏差值，微控制單元用於在射頻收發器單元需要產生射頻載波頻率時，讀取頻率偏差值，並發送至射頻收發器單元，射頻收發器單元用於根據頻率偏差值對其產生的射頻本振頻率進行校正，產生射頻載波頻率；基於此，晶片每次啟動時基於頻偏偏差值等頻偏數據對載波本振頻率自動校正實現了射頻載波頻率的恆定及穩定，降低射頻載波對本振晶體高精度的依賴，進而降低了數字對講機的成本。
附圖說明
圖1為本發明第一實施例提供的集成對講晶片的第一種結構示意圖；
圖2為本發明第一實施例提供的集成對講晶片的第二種結構示意圖；
圖3為本發明第一實施例提供的集成對講晶片的第三種結構示意圖；
圖4為本發明第二實施例提供的集成對講晶片的電路連接圖；
圖5為本發明第二實施例涉及的集成對講晶片的結構連接圖。
具體實施方式
現通過具體實施方式結合附圖的方式對本發明做輸出進一步的詮釋說明。
第一實施例：
圖1-3為本發明第一實施例提供的集成對講晶片的三種結構示意圖，由圖1可知，在本實施例中，本發明提供的集成對講晶片包括：微控制單元11、射頻收發器單元12及存儲器單元13，存儲器單元13用於存儲頻率偏差值，微控制單元11用於在射頻收發器單元12需要產生射頻載波頻率時，讀取頻率偏差值，並發送至射頻收發器單元12，射頻收發器單元12用於根據頻率偏差值對其產生的射頻本振頻率進行校正，產生射頻載波頻率。
如圖2所示，在一些實施例中，上述實施例中的集成對講晶片還包括數據串口模塊14，數據串口模塊14用於接收外界設備寫入的頻率偏差值，並傳輸至微控制單元，微控制單元用於將頻率偏差值寫入存儲器單元，外界設備用於對射頻收發器單元中本振晶體產生的射頻本振頻率進行測量，根據測量結果計算頻率偏差值。
如圖3所示，在一些實施例中，上述實施例中的集成對講晶片還包括本振頻率檢測單元15，本振頻率檢測單元15用於檢測射頻收發器單元在輸出目標射頻載波頻率時，其本振晶體產生的射頻本振頻率，並傳輸至微控制單元；微控制單元用於根據射頻本振頻率及目標射頻載波頻率，計算得到頻率偏差值，並將頻率偏差值寫入存儲器單元。在實際應用中，本振晶體產生的射頻本振頻率會受到溫度等影響而發生偏移，本實施例通過在晶片內部設置本振頻率檢測單元15以實時檢測(此時考慮到了溫度的影響)射頻本振頻率，計算與目標射頻載波頻率的差值，然後進行補償，使得輸出的射頻載波頻率在各溫度下都是滿足條件的、穩定的。
在一些實施例中，上述實施例中的存儲器單元為FLASH存儲器，FLASH存儲器以四字節大小的整型數據存儲頻率偏差值。
在一些實施例中，上述實施例中的射頻收發器單元包括本振晶體、校正單元及輸出單元，本振晶體用於根據目標射頻載波頻率輸出射頻本振頻率，校正單元用於根據頻率偏差值對射頻本振頻率進行校正，得到目標射頻載波頻率，輸出單元用於輸出頻率為目標射頻載波頻率的射頻載波信號。
本實施例提供了一種新的集成對講晶片，其存儲器單元用於存儲頻率偏差值，微控制單元用於在射頻收發器單元需要產生射頻載波頻率時，讀取頻率偏差值，並發送至射頻收發器單元，射頻收發器單元用於根據頻率偏差值對其產生的射頻本振頻率進行校正，產生射頻載波頻率；基於此，晶片每次啟動時基於頻偏偏差值等頻偏數據對載波本振頻率自動校正實現了射頻載波頻率的恆定及穩定，降低射頻載波對本振晶體高精度的依賴，進而降低了數字對講機的成本。
在一些實施例中，本發明提供了一種數字對講終端的射頻載波頻率產生方法，數字對講終端包括供電電源、及本發明提供的集成對講晶片；射頻載波頻率產生方法包括：
微控制單元在射頻收發器單元需要產生射頻載波頻率時，讀取存儲器單元存儲的頻率偏差值，並發送至射頻收發器單元；
射頻收發器單元根據頻率偏差值對其產生的射頻本振頻率進行校正，產生射頻載波頻率。
在一些實施例中，上述實施例中的方法還包括：
外界設備對射頻收發器單元中本振晶體產生的射頻本振頻率進行測量，根據測量結果計算頻率偏差值；
數據串口模塊接收外界設備寫入的頻率偏差值，並傳輸至微控制單元；
微控制單元將頻率偏差值寫入存儲器單元。
在一些實施例中，上述實施例中的方法還包括：
本振頻率檢測單元檢測射頻收發器單元在輸出目標射頻載波頻率時，其本振晶體產生的射頻本振頻率，並傳輸至微控制單元；
微控制單元根據射頻本振頻率及目標射頻載波頻率，計算得到頻率偏差值，並將頻率偏差值寫入存儲器單元。
在一些實施例中，上述實施例中的存儲器單元為FLASH存儲器，FLASH存儲器以四字節大小的整型數據存儲頻率偏差值。在實際應用中，整型數據以16進位存儲數據。
在一些實施例中，上述實施例中的射頻收發器單元根據頻率偏差值對其產生的射頻本振頻率進行校正，產生射頻載波頻率包括：
本振晶體根據目標射頻載波頻率輸出射頻本振頻率；
校正單元根據頻率偏差值對射頻本振頻率進行校正，得到目標射頻載波頻率；
輸出單元輸出頻率為目標射頻載波頻率的射頻載波信號。
本實施例提供了一種射頻載波頻率產生方法，其內部的集成對講晶片的存儲器單元用於存儲頻率偏差值，微控制單元用於在射頻收發器單元需要產生射頻載波頻率時，讀取頻率偏差值，並發送至射頻收發器單元，射頻收發器單元用於根據頻率偏差值對其產生的射頻本振頻率進行校正，產生射頻載波頻率；基於此，晶片每次啟動時基於頻偏偏差值等頻偏數據對載波本振頻率自動校正實現了射頻載波頻率的恆定及穩定，降低射頻載波對本振晶體高精度的依賴，進而降低了數字對講機的成本。
現結合具體應用場景對本發明做進一步的詮釋說明。
第三實施例：
本實施例也提供了一種具備零中頻數字通信功能的集成對講晶片，包括：數位訊號處理單元、話音信號編解碼單元、音頻輸出功率放大器單元、麥克風放大電路單元、微處理器單元、電源管理單元、存儲器單元、射頻移動無線電接收機發射機單元、以及通信數據接口；射頻移動無線電接收機發射機單元用於採用低壓寬頻壓控技術處理數據，音頻輸出功率放大器單元用於輸出音頻信號；麥克風放大電路單元用於接收音頻信號；通信數據接口基於總線控制規則，收發至少一種類型的數位訊號，並傳輸至微處理器單元；微處理器單元用於控制集成對講晶片內各器件的工作；電源管理單元用於將外界電壓轉換為其他晶片內部構件需要的電壓；數位訊號處理單元、話音信號編解碼單元、音頻輸出功率放大器單元、麥克風放大電路單元、微處理器單元、電源管理單元、存儲器單元、射頻移動無線電接收機發射機單元、以及通信數據接口通過系統級晶片工藝技術集成在一片晶片上。
其中，通信數據接口包括CAM接口、LCD接口、KPD接口、I2C接口、SPI接口、UART接口、USB2.0接口、LED驅動接口、PWM接口、SD/MMC接口、GPIO接口、I2S接口中的至少一種。
在一些實施例中，上述實施例中的集成對講晶片還包括FM調頻廣播接收機單元，FM調頻廣播接收機單元用於接收FM調頻廣播信號；FM調頻廣播接收機單元通過系統級晶片工藝技術集成在集成對講晶片內。
在一些實施例中，上述實施例中的集成對講晶片還包括藍牙無線電接收發射機單元，藍牙無線電接收發射機單元用於收發藍牙信號；藍牙無線電接收發射機單元通過系統級晶片工藝技術集成在集成對講晶片內。
具體的，如圖4所示，本實施例提供的集成對講晶片SOC包括：數位訊號處理DSP單元41、16位話音信號編解碼單元42、音頻輸出功率放大器單元43、麥克風放大電路單元44、32位精簡指令微處理器單元45、電源管理PMU單元46、16MB PSRAM存儲器單元47、16MB FLASH存儲器單元48及射頻移動無線電接收機發射機單元49，以及一些未示出的數據接口等；其中，16MB PSRAM存儲器單元47與16MB FLASH存儲器單元48可以同時存在，也可以僅存在一個；射頻移動無線電接收機發射機單元49用於採用低壓(2.4V)寬頻(100-500MHz、700-1000MHz)壓控技術處理數據以實現寬頻段信號的收發，電源管理(PMU)單元46將外界提供的電壓(3.2-4.2V，一般為3.7V)轉換為1.4V和2.4V電壓，其中1.4V電壓供數位訊號處理(DSP)單元41、6MB PSRAM存儲器單元47、16MB FLASH存儲器單元48使用，2.4V電壓供其他單元使用。
本實施例涉及的集成對講晶片的電路如圖5所示，其主要涉及：作為主控模塊的32-bit RISC XCPU，存儲模塊(32M bits的FLASH)、串口模塊(UART)、及射頻收發模塊VHF/UHF。
在實際應用中，數字通信要求載波恆定、穩定。該需求對本振晶體要求較高。本實施例提供的晶片內置頻偏校正功能，基於每個晶片或設備，用儀器獲得頻偏數據，存儲於晶片內部flash。晶片每次啟動時基於頻偏數據對載波頻率自動校正實現載波恆定、穩定，降低射頻載波對本振晶體高精度的依賴。
實現原理：
射頻收發模塊基於本振晶體產生一個射頻載波本振頻率，該頻率值以及頻率偏差可由測量儀器(可以由外界電腦等實現，也可以由晶片內部元件實現)測量獲得；獲得頻率偏差值之後，通過串口模塊將頻率偏差值寫入A6FLASH模塊進行存儲，由於FLASH的掉電非易失特性，A6晶片每次重新上電後都可以讀取到該頻率偏差值，射頻收發模塊在產生射頻載波頻率時加上該頻率偏差值即可校正載波頻率。
在實際應用中，各模塊工作邏輯為：
CPU主控模塊：晶片上電啟動後，CPU主控模塊從FLASH模塊讀取頻率偏差值，並向射頻收發模塊發送頻率設置指令。
射頻收發模塊：射頻收發模塊接收到頻率設置指令後，設置射頻本振頻率並計入頻率偏差值。
串口模塊：接收到PC端串口工具輸入的頻率偏差值後將數值發送到CPU主控模塊，CPU主控模塊通過指令控制FLASH模塊對數據進行存儲。
FLASH模塊：收到CPU模塊讀寫操作指令後對數據進行讀取或存儲。
在實際應用中，本實施例所採用的儀器是8920綜測儀。
在實際應用中，晶片指本實施例提供的具備零中頻數字通信功能的晶片，設備是指使用本實施例所提供晶片開發的通信終端設備。
在實際應用中，頻率偏差值的格式是一個採用16進位的四個字節大小的整型數據。
綜上可知，通過本發明的實施，至少存在以下有益效果：
本發明提供了一種新的集成對講晶片及射頻載波頻率產生方法，其存儲器單元用於存儲頻率偏差值，微控制單元用於在射頻收發器單元需要產生射頻載波頻率時，讀取頻率偏差值，並發送至射頻收發器單元，射頻收發器單元用於根據頻率偏差值對其產生的射頻本振頻率進行校正，產生射頻載波頻率；基於此，晶片每次啟動時基於頻偏偏差值等頻偏數據對載波本振頻率自動校正實現了射頻載波頻率的恆定及穩定，降低射頻載波對本振晶體高精度的依賴，進而降低了數字對講機的成本。
以上僅是本發明的具體實施方式而已，並非對本發明做任何形式上的限制，凡是依據本發明的技術實質對以上實施方式所做的任意簡單修改、等同變化、結合或修飾，均仍屬於本發明技術方案的保護範圍。