一種高電源抑制比的線性電源電路的製作方法
2023-06-04 22:04:21 2
專利名稱：一種高電源抑制比的線性電源電路的製作方法
技術領域：
本發明主要涉及線性電源電路的設計領域，特指一種高電源抑制比的線性電源電路。
背景技術：
對於模擬集成電路而言，其性能的好壞取決於很多因素，其中電源的好壞也是影響模擬集成電路性能的一個關鍵因素，特別是一些高精度模擬電路，如高精度模數轉換器(ADC)、高精度數模轉換器(DAC)、儀表放大器等，這類電路通常都需要一個高質量的電源供電，通常都是採用線性電源(LDO)，LDO的主要功能一是進行電壓轉換，二是濾除電源上的噪聲。電源抑制比是衡量模擬電路的一個關鍵指標，當然也是衡量LDO的一個關鍵指標，它表徵的是LDO輸出抗電源幹擾的能力，電源抑制比越高，其輸出越穩定，模擬電路的性能越有保證，設計一個具有高電源抑制比的線性穩壓器一直是一個難點。
發明內容
本發明要解決的問題就在於:針對現有技術存在的問題，提出一種高電源抑制比的線性電源電路。
本發明提出的解決方案為:本電路用過採用兩個偏置電路，即偏置電路a，偏置電路b，上電時用偏置電路b給誤差放大器提供基準電壓和基準電流，偏置電路b的電源是系統電源VBAT，當電源穩定後，用線性電源的輸出Vura給偏置電路a供電，此時偏置電路b已停止工作，由偏置電路a給誤差放大器提供基準電壓和基準電流，由於Vura的穩定性遠大於電源Vbat，所以偏置電路a產生的基準電壓和基準電流的穩定性遠高於偏置電路b產生的基準電壓和基準電流的穩定性，從而實現了一種高電源抑制比的線性電源電路。
圖1是本發明的電路原理示意具體實施例方式以下將結合附圖和具體實施對本發明做進一步詳細說明。
如圖1所示，偏置電路a和偏置電路b電路結構完全相同，只是供電電源有所區別，偏置電路a的供電電源是線性電源的輸出Vura，偏置電路b的電源是系統電源Vbat，當電路上電時，Vura電壓還沒有建立好，此時誤差放大器EA的偏置電壓VMf、偏置電流IMf由偏置電路b提供，偏置電路a不工作。當Vbat逐漸上升，Vldo也會逐漸增大，當增大到一定值，偏置電路a也開始工作，此時EA的偏置電壓VMf、偏置電流IMf由偏置電路a、b同時提供，此時NMOS管Ma5、Mb5的漏電流都通過電阻Rp和Rtl,由於Vura逐漸增大，所以Ma5的漏電流也逐漸增大，NMOS管Ma9、Mb9的柵極電壓逐漸增大，由於NMOS管Ma9的W/L遠小於Mb9的W/L，根據NMOS管飽和區漏電流表達式
權利要求
1.一種高電源抑制比的線性電源電路，其特徵在於: 由偏置電路a、偏置電路b、電阻RP、電阻Rc^電阻Rp電阻R2、電容Cc、誤差放大器EA以及功率管Mp組成；偏置電路a包括PMOS管Mal、PM0S管Ma2、PM0S管Ma3、PM0S管Ma4、NM0S管Ma5、NM0S管Ma6、NM0S管Ma7、NM0S管Ma8、NM0S管Ma9、電阻Ral、電阻Ra2，偏置電路a的電源為線性電源的輸出V.，PMOS管Mal、Ma2, Ma3> Ma4以及電阻Ral的一端連接到V.，電阻Ral的另一端連接到NMOS管Ma7的柵極和NMOS管Ma8的漏極，電阻Ra2的一端接到NMOS管Ma7的源極和NMOS管Ma8的柵極，另一端接到地，NMOS管Ma8、Ma9的源極接地，PMOS管Ma4的柵漏短接並與PMOS管Ma3的柵極連接形成電流鏡結構，並連接到NMOS管Ma7的漏極，NMOS管Ma6的柵漏短接並與NMOS管Ma5的柵極連接形成電流鏡結構，並連接到PMOS管Ma3的漏極，NMOS管Ma5的源極連接到電阻Rp的一端，電阻Rp的另一端連接到電阻Rtl的一端和NMOS管Ma9的柵極，R0的另一端接到，PMOS管Ma2的柵漏短接並與PMOS管Mal的柵極連接形成電流鏡結構，並連接到NMOS管Ma5的漏極，PMOS管Mal的漏極連接到Iref ;偏置電路b由PMOS管Mbl、PMOS管Mb2、PMOS 管 Mb3、PMOS 管 Mb4、NMOS 管 Mb5、NMOS 管 Mb6、NMOS 管 Mb7、NMOS 管 Mb8、NMOS 管 Mb9、電阻Rbl、電阻Rb2組成，其供電電源為系統電源VBAT，偏置電路b的電路結構和連接關係與偏置電路a完全一致；誤差放大器EA的正輸入端連接反饋電壓VF，即電阻R1和電阻R2的一端，負輸入端連接到VMf，其參考電流輸入為IMf，EA的輸出連接到PMOS功率管Mp的柵極，Mp的源極連接到電源VBAT，漏極連接到電阻R1和電容Cc的一端，電阻R2和電容Cc另一端接地，Mp的漏極Vuw即線性 電源的輸出。
全文摘要
本發明公開了一種高電源抑制比的線性電源電路。本電路用過採用兩個偏置電路，即偏置電路a，偏置電路b，上電時用偏置電路b給誤差放大器提供基準電壓和基準電流，偏置電路b的電源是系統電源VBAT，當電源穩定後，用線性電源的輸出VLDO給偏置電路a供電，此時偏置電路b已停止工作，由偏置電路a給誤差放大器提供基準電壓和基準電流，由於VLDO的穩定性遠大於電源VBAT，所以偏置電路a產生的基準電壓和基準電流的穩定性遠高於偏置電路b產生的基準電壓和基準電流的穩定性，從而實現了一種高電源抑制比的線性電源電路。
文檔編號G05F1/56GK103149963SQ201210459930
公開日2013年6月12日 申請日期2012年11月15日 優先權日2012年11月15日
發明者蔣仁傑 申請人:長沙景嘉微電子股份有限公司