一種形成雙應力層氮化矽薄膜的方法
2023-06-27 01:55:16
專利名稱：一種形成雙應力層氮化矽薄膜的方法
技術領域：
本發明涉及半導體集成電路製造領域，且特別涉及一種形成雙應力層氮化矽薄膜的方法。
背景技術：
隨著集成電路特徵線寬縮小到90nm以下，人們逐漸引入了高應力氮化矽技術來提高載流子的電遷移率。通過在N/PM0S上面沉積高拉和高壓應力氮化矽作為通孔刻蝕停止層(Contact Etch Stop Layer, CESL)。尤其是在65nm製程以下，為了同時提高N/PMOS的電遷移率，有時需要同時沉積高拉和高壓應力氮化矽於不同的MOS上，而若NMOS之上有壓應力層薄膜或者PMOS之上有拉應力薄膜時，都會對N/PM0S的電遷移率產生不利的影響。因此需要對N/PM0S進行選擇性的蝕刻，通常，為了蝕刻徹底，需要分別在兩次高應力氮化矽沉積之前預先沉積二氧化矽緩衝層做為高應力氮化矽的蝕刻阻擋層，並且會最終保留在半導體的結構之中。雖然這兩層二氧化矽緩衝層薄膜厚度較薄，並且應力也相對較小，但是由於這兩層薄膜離柵極最近，對於N/PM0S的電遷移率也是有一定的影響的。因此，需要對該方法進行改善，儘可能的去除這兩層薄膜對N/PM0S不利的影響。
發明內容
本發明提出一種形成雙應力層氮化矽薄膜的方法，採用本方法所製備的N/PM0S，與現有技術相比，能夠更加進一步的提高N/PM0S的性能。為了達到上述目的，本發明提出一種形成雙應力層氮化矽薄膜的方法，所述方法包括下列步驟提供具有N/PM0S電晶體的襯底；在所述結構上沉積具有壓應力的第一氧化矽緩衝層；在所述結構上沉積具有高壓應力的第一氮化矽應力層；對PMOS區域進行光刻以及蝕刻，去除該區域的第一氮化矽應力層和第一氧化矽緩衝層；在所述結構上沉積具有拉應力的第二氧化矽緩衝層；在所述結構上沉積具有高拉應力的第二氮化矽應力層；對NMOS區域進行光刻以及蝕刻，去除該區域的第二氮化矽應力層和第二氧化矽緩衝層。進一步的，所述沉積第一氧化矽緩衝層和第二氧化矽緩衝層的厚度為50-300A。進一步的，所述沉積第一氮化矽應力層和第二氮化矽應力層的厚度為100-800A。進一步的，所述沉積第一氧化矽緩衝層和第二氧化矽緩衝層的應力範圍在50-500MPa 之間。
進一步的，所述沉積第一氮化矽應力層和第二氮化矽應力層的應力範圍在500-5000MPa 之間。
本發明提出一種形成雙應力層氮化矽薄膜的方法，在沉積高壓和高拉應力氮化矽應力層之前，預先沉積壓和拉應力的二氧化矽緩衝層，並分別對N/PM0S進行選擇性的蝕亥IJ。採用該方法製備的雙應力層，能夠提高N/PM0S的電遷移率，從而改善器件性能。
圖I所示為本發明 較佳實施例的形成雙應力層氮化矽薄膜的方法流程圖。圖2 圖6所示為本發明較佳實施例的形成雙應力層氮化矽薄膜的結構示意圖。
具體實施例方式為了更了解本發明的技術內容，特舉具體實施例並配合所附圖式說明如下。請參考圖1，圖I所示為本發明較佳實施例的形成雙應力層氮化矽薄膜的方法流程圖。本發明提出一種形成雙應力層氮化矽薄膜的方法，所述方法包括下列步驟步驟SlOO :提供具有N/PM0S電晶體的襯底；步驟S200 :在所述結構上沉積具有壓應力的第一氧化矽緩衝層；步驟S300 :在所述結構上沉積具有高壓應力的第一氮化矽應力層；步驟S400 :對PMOS區域進行光刻以及蝕刻，去除該區域的第一氮化矽應力層和第一氧化矽緩衝層；步驟S500 :在所述結構上沉積具有拉應力的第二氧化矽緩衝層；步驟S600 :在所述結構上沉積具有高拉應力的第二氮化矽應力層；步驟S700 :對NMOS區域進行光刻以及蝕刻，去除該區域的第二氮化矽應力層和第
二氧化矽緩衝層。再請參考圖2 圖6，圖2 圖6所示為本發明較佳實施例的形成雙應力層氮化矽薄膜的結構示意圖。如圖2所示，本發明提供具有NMOS和PMOS電晶體的襯底，並在所述結構上沉積具有壓應力的第一氧化矽緩衝層100和具有高壓應力的第一氮化矽應力層200，所述沉積第一氧化矽緩衝層100的厚度為50-300A，所述沉積第一氮化矽應力層200的厚度為100-800A，所述沉積第一氧化矽緩衝層100的應力範圍在50-500MPa之間，所述沉積第一氮化矽應力層200的應力範圍在500-5000MPa之間。再請參考圖3，在NMOS區域上方的結構上設置第一掩模300，並對PMOS區域進行光刻以及蝕刻，依次去除該區域的第一氮化矽應力層200和第一氧化矽緩衝層100。請參考圖4，接著在所述結構上沉積具有拉應力的第二氧化矽緩衝層400和具有高拉應力的第二氮化矽應力層500，所述沉積第二氧化矽緩衝層400的厚度為50-300A，所述沉積第二氮化矽應力層500的厚度為100-800A，所述沉積第二氧化矽緩衝層400的應力範圍在50-500MPa之間，所述沉積第二氮化矽應力層500的應力範圍在500_5000MPa之間。請參考圖5，在PMOS區域上方的結構上設置第二掩模600，並對NMOS區域進行光刻以及蝕刻，依次去除該區域的第二氮化矽應力層400和第二氧化矽緩衝層500，最終形成如圖6所示的雙應力層氮化矽薄膜結構。綜上所述，本發明提出一種形成雙應力層氮化矽薄膜的方法，在沉積高壓和高拉應力氮化矽應力層之前，預先沉積壓和拉應力的二氧化矽緩衝層，並分別對N/PM0S進行選擇性的蝕刻。採用該方法製備的雙應力層，能夠提高N/PM0S的電遷移率，從而改善器件性倉泛。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作各種的更動與潤飾。因此，本發明的保護範圍當視權利要求書所界定者為準。
權利要求
1.一種形成雙應力層氮化矽薄膜的方法，其特徵在於，所述方法包括下列步驟 提供具有N/PMOS電晶體的襯底； 在所述結構上沉積具有壓應力的第一氧化矽緩衝層； 在所述結構上沉積具有高壓應力的第一氮化矽應力層； 對PMOS區域進行光刻以及蝕刻，去除該區域的第一氮化矽應力層和第一氧化矽緩衝層； 在所述結構上沉積具有拉應力的第二氧化矽緩衝層； 在所述結構上沉積具有高拉應力的第二氮化矽應力層； 對NMOS區域進行光刻以及蝕刻，去除該區域的第二氮化矽應力層和第二氧化矽緩衝層。
2.根據權利要求I所述的形成雙應力層氮化矽薄膜的方法，其特徵在於，所述沉積第一氧化矽緩衝層和第二氧化矽緩衝層的厚度為50-300A。
3.根據權利要求I所述的形成雙應力層氮化矽薄膜的方法，其特徵在於，所述沉積第一氮化矽應力層和第二氮化矽應力層的厚度為100-800A。
4.根據權利要求I所述的形成雙應力層氮化矽薄膜的方法，其特徵在於，所述沉積第一氧化矽緩衝層和第二氧化矽緩衝層的應力範圍在50-500MPa之間。
5.根據權利要求I所述的形成雙應力層氮化矽薄膜的方法，其特徵在於，所述沉積第一氮化矽應力層和第二氮化矽應力層的應力範圍在500-5000MPa之間。
全文摘要
本發明提出一種形成雙應力層氮化矽薄膜的方法，在沉積高壓和高拉應力氮化矽應力層之前，預先沉積壓和拉應力的二氧化矽緩衝層，並分別對N/PMOS進行選擇性的蝕刻。採用該方法製備的雙應力層，能夠提高N/PMOS的電遷移率，從而改善器件性能。
文檔編號H01L21/8238GK102623407SQ20121009393
公開日2012年8月1日 申請日期2012年3月31日 優先權日2012年3月31日
發明者徐強 申請人:上海華力微電子有限公司