一種低柵極電荷功率器件及其製備方法
2023-06-02 01:45:46 1
一種低柵極電荷功率器件及其製備方法
【專利摘要】本發明公開了一種低柵極電荷功率器件，柵區中的柵氧化層採用由主柵氧化層與次柵氧化層構成的組合式柵氧化層，其中，次柵氧化層與主柵氧化層之間形成臺階結構，且主柵氧化層的寬度小於等於N-型漂移區頂面的寬度，可單獨增大主柵氧化層的厚度以增大柵氧化層的整體厚度而不影響與溝道接觸的次柵極氧化層的垂直厚度，從而在不影響器件開關速度的前提下，降低柵區與漏極之間的電容，以達到減小柵極電荷的目的，降低開關器件的驅動功耗。本發明還公開了一種低柵極電荷功率器件的製備方法，在兼容現有工藝的情況下，分兩步先後形成主柵氧化層與次柵氧化以得到組合式柵氧化層，工藝步驟簡單，可操作性強。
【專利說明】一種低柵極電荷功率器件及其製備方法
【技術領域】
[0001]本發明涉及半導體【技術領域】，尤其是涉及一種低柵極電荷功率器件及其製備方法。
[0002]
【背景技術】
[0003]功率金屬-氧化物-半導體場效應管(Power M0SFET)結構由於功能上的特殊性，在非常廣闊的領域有著廣泛的應用。例如，磁碟驅動、汽車電子以及功率器件等方面。以功率器件為例，如 VDMOS (Vertical double-diffused metal oxide semiconductor,垂直雙擴散M0S)，VDMOS是一種電壓控制型器件，在合適的柵極電壓的控制下，半導體表面反型，形成導電溝道，於是漏極和源極之間縱向流過適量的電流。
[0004]傳統的VDMOS器件在工作時，溝道形成於柵區兩側，該結構由於多晶矽柵與漏極之間有較大的接觸部分，即柵區與漏極的相對的非溝道面積較大，導致柵極電荷(Qg)較高，柵區與漏極之間的電容大，這會顯著增加開關器件的驅動功耗。
[0005]目前通常通過增大柵氧化層整體厚度的方式來降低柵區與漏極之間的電容，以減小柵極電荷(Qg)，傳統功率器件中柵區的柵氧化層為平面結構的一體式柵氧化層，即柵氧化層的截面為矩形，由於傳統的一體式柵極氧化層是經一次生長、刻蝕後得到，因此，在增大柵氧化層厚度的同時也會增加與溝道接觸的柵極氧化層垂直厚度，而與溝道接觸的柵極氧化層垂直厚度增加，會增大器件的開關電壓，從而會影響功率器件的開關速度。
[0006]
【發明內容】
[0007]本發明是為了解決現有技術的功率器件柵極電荷(Qg)較高，柵區與漏極之間的電容大，會顯著增加開關器件的驅動功耗的問題，提供了一種低柵極電荷功率器件，本發明器件中的柵氧化層包括主柵氧化層與次柵氧化層，且次柵氧化層與主柵氧化層之間形成臺階結構，通過增加主柵氧化層的厚度，在不影響器件開關速度的情況下，以降低柵區與漏極之間的電容，達到減小柵極電荷的目的。
[0008]本發明還提供了一種低柵極電荷功率器件的製備方法，該製備方法工藝步驟簡單，能在兼容現有工藝的情況下，降低柵區與漏極之間的電容，有效減小器件的柵極電荷。
[0009]為了實現上述目的，本發明採用以下技術方案:
一種低柵極電荷功率器件，包括漏極、位於漏極上的N+型襯底及位於N+型襯底上的N-型漂移區，所述N-型漂移區的兩側肩部位置設有P+型溝道區域，P+型溝道區域頂面設有N+型源極區域，所述N-型漂移區上設有柵區，所述柵區上設有源極，所述柵區包括位於N-型漂移區上的柵氧化層，所述柵氧化層上設有多晶矽柵，所述多晶矽柵上設有ILD絕緣層，所述柵氧化層包括主柵氧化層以及位於主柵氧化層兩側的次柵氧化層，所述主柵氧化層位於N-型漂移區上方並與N-型漂移區接觸，且主柵氧化層的寬度小於等於N-型漂移區頂面的寬度，所述次柵氧化層的外側邊緣延伸至與之鄰近的N+型源極區域頂面上方，並與N+型源極區域接觸，次柵氧化層與主柵氧化層之間形成臺階結構。由公式C= ε S/4 π kd(ε、4 Jik為常數，S為與溝道接觸的柵極氧化層面積，d為柵極氧化層的整體厚度)可知，為降低柵區與漏極之間的電容，需增大柵氧化層的整體厚度，但是傳統的柵氧化層為一體式柵氧化層，在增大整體厚度時的同時也會增大與溝道接觸的柵極氧化層的垂直厚度，而與溝道接觸的柵極氧化層的垂直厚度增大會提高器件的開關電壓，會影響功率器件的開關速度。因此，本發明的器件摒棄傳統的平面結構的一體式柵氧化層，採用由主柵氧化層與次柵氧化層構成的組合式柵氧化層，由於本發明中的次柵氧化層與主柵氧化層之間形成臺階結構，且主柵氧化層的寬度小於等於N-型漂移區頂面的寬度，可單獨增大主柵氧化層的厚度以增大柵氧化層的整體厚度而不影響與溝道接觸的次柵極氧化層的垂直厚度，從而在不影響器件開關速度的前提下，降低柵區與漏極之間的電容，以達到減小柵極電荷，降低開關器件的驅動功耗的目的，本發明中的柵氧層為常規的SiO2層。
[0010]作為優選，所述主柵氧化層的厚度為3000-8000埃米。
[0011]作為優選，所述次柵氧化層的厚度為800-1500埃米。
[0012]作為優選，所述漏極的厚度為5000~15000埃米。
[0013]一種低柵極電荷功率器件的製備方法，包括以下步驟:
(I)在N+型襯底上形成N-型外延層。
[0014](2)在N-型外延層上生長主柵氧化層結構，主柵氧化層結構經刻蝕後形成主柵氧化層。本發明中必須先形成主柵氧化層，再形成次柵氧化層，才能保證次柵氧化層與主柵氧化層之間形成臺階結構，否則得不到的臺階結構不完整。
[0015](3)在N-型外延層上生長次柵氧化層結構。
[0016](4)在整個結構表面沉積多`晶矽，多晶矽經刻蝕後形成多晶矽柵。
[0017](5)通過沉積，在整個結構表面形成ILD絕緣層結構，同時對ILD絕緣層結構與次柵氧化層結構進行刻蝕以形成ILD絕緣層與次柵氧化層。
[0018](6)通過硼離子和磷離子注入，在次柵氧化層外側的N-型外延層中分別形成P+型溝道區域和N+型源極區域，剩餘N-型外延層形成N-型漂移區。
[0019](7)通過金屬濺射，在整個結構表面形成金屬層，金屬層經刻蝕後形成源極。
[0020](8)通過金屬蒸發，在N+型襯底底面形成金屬層作為漏極，即得低柵極電荷功率器件。
[0021]作為優選，步驟(I衝N-型外延層的厚度為10~60 μ m，電阻率為10~40 Ω/口。
[0022]作為優選，步驟(6)中，硼離子注入的離子源為11B+、注入能量為70~120KeV、注入劑量為 3.0E13 ~6.0E13 ions/cm2。
[0023]作為優選，步驟(6)中，磷離子注入的離子源為31P+、注入能量為120~160KeV、注入劑量為 1.0E15 ~8.0E15 ions/cm2。
[0024]因此，本發明具有如下有益效果:
(I)本發明的器件採用由主柵氧化層與次柵氧化層構成的組合式柵氧化層，次柵氧化層與主柵氧化層之間形成臺階結構，且主柵氧化層的寬度小於等於N-型漂移區頂面的寬度，可單獨增大主柵氧化層的厚度以增大柵氧化層的整體厚度而不影響與溝道接觸的次柵極氧化層的垂直厚度，從而在不影響器件開關速度的前提下，降低柵區與漏極之間的電容，以達到減小柵極電荷的目的，降低開關器件的驅動功耗；
(2)本發明的製備方法在兼容現有工藝的情況下，分兩步形成主柵氧化層與次柵氧化以得到組合式柵氧化層，工藝步驟簡單，可操作性強，可降低器件柵區與漏極之間的電容，有效減小器件的柵極電荷。
[0025]
【專利附圖】
【附圖說明】
[0026]圖1是本發明低柵極電荷功率器件的一種結構示意圖。
[0027]圖2?6是實施例1中低柵極電荷功率器件的製備方法工藝示意圖。
[0028]圖中:漏極1，N+型襯底2，N-型漂移區3，P+型溝道區域4，N+型源極區域5，源極6，主柵氧化層7，次柵氧化層8，多晶矽柵9，ILD絕緣層10，臺階結構11。
[0029]
【具體實施方式】
[0030]下面結合附圖和【具體實施方式】對本發明做進一步的描述。
[0031 ] 下述實施例中的方法，如無特別說明，均為本領域常規方法。
[0032]實施例1
如圖1所示，一種低柵極電荷功率器件，包括厚度為5000埃米的漏極1、位於漏極I上的N+型襯底2及位於N+型襯底2上的N-型漂移區3，N-型漂移區3的兩側肩部位置設有P+型溝道區域4，P+型溝道區域4頂面設有N+型源極區域5，N-型漂移區3上設有柵區，柵區上設有源極6，柵區包括位於N-型漂移區3上的柵氧化層，柵氧化層上設有多晶矽柵9，多晶矽柵9上設有ILD絕緣層10，柵氧化層包括厚度為3000埃米的主柵氧化層7以及位於主柵氧化層7兩側，厚度為800埃米的次柵氧化層8，主柵氧化層7位於N-型漂移區3上方並與N-型漂移區3接觸，且主柵氧化層7的寬度等於N-型漂移區3頂面的寬度，次柵氧化層8的外側邊緣延伸至與之鄰近的N+型源極區域3頂面上方，並與N+型源極區域3接觸，次柵氧化層8與主柵氧化層7之間形成臺階結構11。
[0033]該低柵極電荷功率器件的製備方法包括以下步驟:
(I)在N+型襯底2上形成厚度為10 μ m，電阻率為10 Ω / □的N-型外延層。
[0034](2)在N-型外延層2上生長主柵氧化層結構，主柵氧化層結構經刻蝕後形成主柵氧化層7 (見圖2)。
[0035](3)在N-型外延層2上生長次柵氧化層結構。
[0036](4)在整個結構表面沉積多晶矽，多晶矽經刻蝕後形成多晶矽柵9 (見圖3)。
[0037](5)通過沉積，在整個結構表面形成ILD絕緣層結構，同時對ILD絕緣層結構與次柵氧化層結構進行刻蝕以形成ILD絕緣層10與次柵氧化層8 (見圖4)。
[0038](6)通過硼離子和磷離子注入，在次柵氧化層外側的N-型外延層中分別形成P+型溝道區域4和N+型源極區域5，剩餘N-型外延層形成N-型漂移區3 (見圖5)，其中，硼離子注入的離子源為11B+、注入能量為70KeV、注入劑量為3.0E13 ions/cm2，磷離子注入的離子源為31P+、注入能量為120KeV、注入劑量為1.0E15 ions/cm2。
[0039](7)通過金屬濺射，在整個結構表面形成金屬層，金屬層經刻蝕後形成源極6 (見圖6)。
[0040](8)通過金屬蒸發，在N+型襯底2底面形成金屬層作為漏極I (見圖1)，即得低柵極電荷功率器件。
[0041]實施例2
本實施例的低柵極電荷功率器件結構與實施例1完全相同，不同之處在於:漏極I的厚度為12000埃米，主柵氧化層7的厚度為4000埃米，次柵氧化層8的厚度為900埃米，主柵氧化層7的寬度小於N-型漂移區3頂面的寬度。
[0042]本實施例低柵極電荷功率器件的製備方法與實施例1完全相同，不同之處在於:N+型襯底2上形成厚度為20 μ m,電阻率為30 Ω / □的N-型外延層，硼離子注入的離子源為11B+、注入能量為lOOKeV、注入劑量為4.0E13 ions/cm2，磷離子注入的離子源為31P+、注入能量為130KeV、注入劑量為3.0E15 ions/cm2。
[0043]實施例3
本實施例的低柵極電荷功率器件結構與實施例1完全相同，不同之處在於:漏極I的厚度為15000埃米，主柵氧化層7的厚度為8000埃米，次柵氧化層8的厚度為1500埃米，主柵氧化層7的寬度等於N-型漂移區3頂面的寬度。
[0044]本實施例低柵極電荷功率器件的製備方法與實施例1完全相同，不同之處在於:N+型襯底2上形成厚度為60 μ m,電阻率為40 Ω / □的N-型外延層，硼離子注入的離子源為11B+、注入能量為120KeV、注入劑量為6.0E13 ions/cm2，磷離子注入的離子源為31P+、注入能量為160KeV、注入劑量為0E15 ions/cm2。
[0045]以上所述的實施例只是本發明的一種較佳的方案，並非對本發明作任何形式上的限制，在不超出權利要求所記載的技術方案的前提下還有其它的變體及改型。
【權利要求】
1.一種低柵極電荷功率器件，包括漏極、位於漏極上的N+型襯底及位於N+型襯底上的N-型漂移區，所述N-型漂移區的兩側肩部位置設有P+型溝道區域，P+型溝道區域頂面設有N+型源極區域，所述N-型漂移區上設有柵區，所述柵區上設有源極，所述柵區包括位於N-型漂移區上的柵氧化層，所述柵氧化層上設有多晶矽柵，所述多晶矽柵上設有ILD絕緣層，其特徵在於，所述柵氧化層包括主柵氧化層以及位於主柵氧化層兩側的次柵氧化層，所述主柵氧化層位於N-型漂移區上方並與N-型漂移區接觸，且主柵氧化層的寬度小於等於N-型漂移區頂面的寬度，所述次柵氧化層的外側邊緣延伸至與之鄰近的N+型源極區域頂面上方，並與N+型源極區域接觸，次柵氧化層與主柵氧化層之間形成臺階結構。
2.根據權利要求1所述的一種低柵極電荷功率器件，其特徵在於，所述主柵氧化層的厚度為3000?8000埃米。
3.根據權利要求1所述的一種低柵極電荷功率器件，其特徵在於，所述次柵氧化層的厚度為800?1500埃米。
4.根據權利要求1所述的一種低柵極電荷功率器件，其特徵在於，所述漏極的厚度為5000 ?15000 埃米。
5.一種如權利要求1所述的低柵極電荷功率器件的製備方法，其特徵在於，包括以下步驟: (1)在N+型襯底上形成N-型外延層； (2)在N-型外延層上生長主柵氧化層結構，主柵氧化層結構經刻蝕後形成主柵氧化層； (3)在N-型外延層上生長次柵氧化層結構； (4)在整個結構表面沉積多晶矽，多晶矽經刻蝕後形成多晶矽柵； (5)通過沉積，在整個結構表面形成ILD絕緣層結構，同時對ILD絕緣層結構與次柵氧化層結構進行刻蝕以形成ILD絕緣層與次柵氧化層； (6)通過硼離子和磷離子注入，在次柵氧化層外側的N-型外延層中分別形成P+型溝道區域和N+型源極區域，剩餘N-型外延層形成N-型漂移區； (7)通過金屬濺射，在整個結構表面形成金屬層，金屬層經刻蝕後形成源極； (8)通過金屬蒸發，在N+型襯底底面形成金屬層作為漏極，即得低柵極電荷功率器件。
6.根據權利要求5所述的製備方法，其特徵在於，步驟(I)中N-型外延層的厚度為10?60μπι，電阻率為10?40 Ω/口。
7.根據權利要求5所述的製備方法，其特徵在於，步驟(6)中，硼離子注入的離子源為11Β+、注入能量為70?120KeV、注入劑量為3.0E13?6.0E13 ions/cm2。
8.根據權利要求5所述的製備方法，其特徵在於，步驟(6)中，磷離子注入的離子源為31P+、注入能量為120?160KeV、注入劑量為1.0E15?8.0E15 ions/cm2。
【文檔編號】H01L29/78GK103730506SQ201310734227
【公開日】2014年4月16日 申請日期:2013年12月27日 優先權日:2013年12月27日
【發明者】王海峰, 張瑞麗, 石夏雨, 邱濤, 陳祖銀 申請人:杭州立昂微電子股份有限公司