一種IGBT並聯均流電路及控制方法與流程
2023-06-01 17:16:46 4
本發明涉及電力電子技術領域，具體為一種IGBT並聯均流電路及控制方法。
背景技術：
絕緣柵雙極性電晶體(IGBT)由於結合了電力場效應管(MOSFET)和電力電晶體的優勢，具有輸入阻抗高，驅動功率小，開關特性好等優點，是一種理想的全控型器件，在電力電子設備中得到了廣泛的應用。但是，對於高壓大功率的電力電子設備，單只IGBT的電流等級無法滿足設備的要求，這使得將多隻IGBT並聯起來作為一個基本單元成為一個有效的選擇。
IGBT並聯應用的關鍵是確保在各個IGBT在工作中的電流均衡，以免發生嚴重過流損壞以及長時間積熱損壞。IGBT並聯不均流包括動態不均流及靜態不均流兩個方面。造成IGBT並聯不均流的原因主要包括IGBT自身參數不一致，各並聯支路寄生參數不一致以及IGBT的開關延遲的不一致。IGBT自身等效電阻及支路導線等效電阻不一致將導致並聯IGBT靜態不均流；驅動參考信號延遲時間的不同會造成先開通以及先關斷的IGBT上承受更高的電流，從而產生IGBT並聯動態不均流問題。因此，IGBT並聯應用的核心問題是均流問題。
技術實現要素：
針對現有技術中存在的問題，本發明提供一種IGBT並聯均流電路及控制方法，能夠實現均流，準確進行延時補償，尤其適用於需要IGBT並聯的電力電子設備。
本發明是通過以下技術方案來實現：
一種IGBT並聯均流電路，包括全局控制模塊，至少並聯兩個的IGBT，以及分別與IGBT一一對應設置的靜態均流電路和動態均流電路；
IGBT的射極分別連接對應靜態均流電路和動態均流電路的輸入端；全局控制模塊的輸入端分別連接動態均流電路的輸出端，全局控制模塊的輸出端分別連接靜態均流電路的輸入端；靜態均流電路的輸出端連接對應IGBT的柵極；
所述靜態均流電路包括依次連接在對應IGBT射極的反饋信號生成電路、反饋與驅動參考信號比較電路、PI調節器、驅動電流放大電路以及柵極電阻；驅動電流放大電路的輸出端經柵極電阻連接對應IGBT的柵極；反饋信號生成電路採用IGBT開關時輔助射極與射極之間的寄生電感上產生的電壓，經過反饋信號生成電路，產生反饋信號；
所述的靜態均流電路用於根據反饋信號以及全局控制模塊發出的驅動參考信號調節向對應的IGBT發送的驅動信號的幅值大小；
所述的動態均流電路用於採集對應IGBT的開斷時間並送入全局控制模塊處理；
所述的全局控制模塊用於根據採集到的每個IGBT的開斷時間，得到不同IGBT開斷的時間差，並根據時間差調節發送驅動參考信號的時間。
優選的，所述反饋信號生成電路由依次連接的積分電路和放大電路構成，其中積分電路輸入端連接IGBT射極，放大電路輸出反饋信號。
進一步，所述積分電路包括積分電路運算放大器及其外圍的電阻及電容；放大電路包括放大電路運算放大器及其外圍電阻；
積分電路運算放大器負輸入端通過電阻R連接IGBT射極，通過電容C連接輸出端，其正輸入端通過電阻R0連接參考電位；
放大電路運算放大器負輸入端通過電阻R1連接積分電路輸出端，通過電阻R2連接輸出端，其正輸入端通過電阻R10連接參考電位。
優選的，所述反饋與驅動參考信號比較電路包括運算放大器，與反饋信號相連的電阻RI及與驅動參考信號相連的電阻RR，兩個電阻的另一端均與運算放大器正輸入端相連；
所述PI調節器包括與反饋與驅動參考信號比較電路共用的運算放大器，電阻RC1和串聯RC支路；電阻RC1一端與運算放大器負輸入端相連，另一端連參考電位；串聯RC支路一端連接運算放大器負輸入端，另一端連接運算放大器輸出端。
優選的，所述驅動電流放大電路包括若干組由MOS或三極體功率半導體器件組成的推挽放大電路，若干組推挽放大電路並聯。
優選的，所述動態均流電路包括分別設置在全局控制模塊輸入端和輸出端的延時採集電路和數模轉換器。
進一步，所述的延時採集電路包括並行的上升沿檢測支路和下降沿檢測支路；
上升沿檢測支路包括穩壓二極體，上升沿檢測運算放大器及其外圍電阻；上升沿檢測運算放大器正輸入端通過電阻Rd3連接參考電位；負輸入端分別通過電阻Rd1連接IGBT射極，通過電阻Rd2連接輸出端；上升沿檢測運算放大器輸出端連接電阻Rd5的一端，Rd5的另一端通過反向串聯的兩隻穩壓二極體連接參考電位，還連接全局控制模塊；
下降沿檢測支路包括一隻電阻Rd4和兩隻穩壓二極體，電阻Rd4一端連接IGBT射極，另一端通過反向串聯的兩隻穩壓二極體連接參考電位，另一端還連接全局控制模塊。
優選的，所述全局控制模塊採用可編程邏輯門陣列FPGA；可編程邏輯門陣列FPGA的最小延時解析度為1ns。
一種IGBT並聯均流電路的控制方法，包含以下步驟：
步驟1，根據所需集射極電流ice幅值確定全局控制模塊發出的驅動參考信號幅值大小，將此計算出的幅值輸入全局控制模塊；
步驟2，在第M個開關周期，全局控制模塊通過靜態均流電路向N只並聯的IGBT同時發送幅值等於預設值的驅動參考信號，正驅動參考信號IGBT開通，負驅動參考信號IGBT關斷；其中，M為大於等於1的正整數，N為大於等於2的正整數；
步驟3，靜態均流電路接收到正或負驅動參考信號，在反饋與驅動參考信號比較電路中與反饋信號比較後經過PI調節器，通過驅動電流放大電路驅動IGBT開通或關斷；同一時刻，延時採集電路對IGBT的集射極電流ice上升或下降起始時間點進行採集，採集的數據被送入全局控制模塊中；
步驟4，全局控制模塊通過比較和計算第M個開關周期所有IGBT的開斷時刻與驅動參考信號發出之間延時，得到不同IGBT開斷延時，根據如下公式計算出每一個IGBT驅動參考信號所需補償的開通或關斷髮送時間，並根據此時間，計算出在下一個開關周期中各並聯IGBT驅動參考信號發送時刻；
△Ton.x＝Ton.1-Ton.x，△Toff.x＝Toff.1-Toff.x；
其中，△Ton.x或△Toff.x為各IGBT驅動參考信號所需補償的開通或關斷延時時間，Ton.x為各IGBT的開通延時，Toff.x為各IGBT的關斷延時；
步驟5，全局控制模塊在下一個開關周期中根據所需補償的開通或關斷延時時間△Ton.x或△Toff.x，通過數模轉換器將要求幅值的驅動參考信號輸入靜態均流電路中，達到所有IGBT的同時開通或關斷，且靜態幅值相等，實現IGBT的均流。
與現有技術相比，本發明具有以下有益的技術效果：
本發明一種IGBT並聯均流電路及控制方法，以全局控制和動態、靜態均流控制的兩級控制為核心，可以全局地檢測各並聯IGBT的驅動延時差異，並在下一個開關周期進行補償控制，且輸入符合要求驅動參考信號調節集射極電流幅值，從而可以實現N個並聯IGBT的動靜態均流。由於動靜態均流電路與全局控制模塊的作用，免去了人工測定及補償延時差的成本，並保證了延時補償的準確性；其中，IGBT並聯均流電路無需緩衝電路的加入，因而不會降低IGBT的開關頻率；其靜態均流電路、動態均流電路以及全局控制模塊均能由印刷PCB板實現，有利於實現批量化生產。
進一步的，全局控制模塊採用FPGA實現，由FPGA對採集到的電壓信號進行比較和計算，並最終生產延時補償。由於FPGA的工作頻率高達幾百兆Hz，所以可以在幾個ns的時間解析度下調整延時，因此準確度很高。
附圖說明
圖1為本發明實例所述的一種IGBT並聯均流電路的結構示意圖。
圖2為本發明實例所述的靜態均流電路的示意圖。
圖3為本發明實例所述的反饋信號生成電路的示意圖。
圖4為本發明實例所述的動態均流電路以及全局控制模塊的示意圖。
具體實施方式
下面結合具體的實施例對本發明做進一步的詳細說明，所述是對本發明的解釋而不是限定。
本發明採用IGBT集射極電流幅值閉環反饋控制，以及在第M個周期對各IGBT開通或關斷延時進行採集並計算出驅動延時補償值，在第M+1對IGBT開關延時補償控制的方法。本發明所採用的兩級控制電路可以控制IGBT導通電流幅值，並且全局的檢測各並聯IGBT開關延時不一致情況，利用全局控制模塊進行補償，從而可以實現IGBT的並聯均流；另外，本發明所採用的均流電路無需緩衝電路的加入，因而不會降低IGBT的開關頻率。
具體的，本發明一種IGBT並聯均流電路，如圖1所示，其包括N個並聯的IGBT、與IGBT個數相同且一一對應的N套靜態均流電路、N套動態均流電路以及1套全局控制模塊。N為大於等於2的正整數。
IGBT的射極分別連接對應靜態均流電路和動態均流電路的輸入端；
全局控制模塊的輸入端分別連接動態均流電路的輸出端，全局控制模塊的輸出端分別連接靜態均流電路的輸入端；
靜態均流電路的輸出端連接對應的IGBT的柵極；
所述的靜態均流電路用於根據反饋信號生產電路輸出的反饋信號調節以及全局控制模塊發出的驅動參考信號調節向對應的IGBT發送的驅動參考信號的幅值大小；
所述的動態均流電路用於採集對應IGBT的開斷時間；
所述的全局控制模塊用於根據採集到的每個IGBT的開斷時間，得到不同IGBT開斷的時間差，並根據時間差調節發送驅動參考信號的時間。
如圖2所示，靜態均流電路包括依次連接在對應IGBT射極的反饋信號生成電路、反饋與驅動參考信號比較電路、PI調節器、驅動電流放大電路以及柵極電阻；驅動電流放大電路的輸出端通過柵極電阻連接對應IGBT的柵極。
反饋與驅動參考信號比較電路包括運算放大器，與反饋信號相連的電阻RI及與驅動參考信號相連的電阻RR，兩個電阻的另一端均與運算放大器正輸入端相連。驅動參考信號為要求的集射極電流幅值，當反饋值達到要求值時比較電路輸出為零。PI調節器包括與反饋與驅動參考信號比較電路共用的運算放大器，電阻RC1和串聯RC支路；電阻RC1一端與運算放大器負輸入端相連，另一端連參考電位；串聯RC支路一端連接運算放大器負輸入端，另一端連接運算放大器輸出端。驅動電流放大電路包括若干組由MOS或三極體等功率半導體器件組成的推挽放大電路，若干組推挽放大電路並聯後連接柵極電阻。
如圖3所示，反饋信號生成電路由依次連接的積分電路與放大電路構成，其中積分電路輸入端連接IGBT射極，放大電路輸出反饋信號。
積分電路負輸入端通過電阻R連接IGBT射極，通過電容C連接輸出端，其正輸入端通過電阻R0連接參考電位；放大電路運算放大器負輸入端通過電阻R1連接積分電路輸出端，通過電阻R2連接輸出端，其正輸入端通過電阻R10連接參考電位。
如圖4所示，動態均流電路包括分別設置在全局控制模塊輸入端和輸出端的延時採集電路和數模轉換器。全局控制模塊由可編程邏輯門陣列FPGA及相應的外圍電路組成。FPGA的最小延時解析度為1ns。延時採集電路包括並行的上升沿檢測支路和下降沿檢測支路。
具體的，如圖4所示，上升沿檢測支路包括穩壓二極體，上升沿檢測運算放大器及其外圍電阻，上升沿檢測運算放大器正輸入端通過電阻Rd3連接參考電位，負輸入端通過電阻Rd1連接IGBT射極，再通過電阻Rd2連接上升沿檢測運算放大器輸出端；電阻Rd5一端連接上升沿檢測運算放大器輸出端，另一端通過反向串聯的兩隻穩壓二極體連接參考電位，再連接全局控制模塊；
下降沿檢測支路包括一隻電阻和兩隻穩壓二極體，電阻Rd4一端連接IGBT射極，另一端通過反向串聯的兩隻穩壓二極體連接參考電位，再連接全局控制模塊。
配合上述IGBT並聯均流電路，本實施例還提供一種IGBT並聯均流電路的控制方法，具體包含如下步驟：
步驟1，根據所需集射極電流ice幅值確定全局控制模塊發出的驅動參考信號幅值大小，將此計算出的幅值輸入全局控制模塊；
步驟2，在第M個開關周期，全局控制模塊通過靜態均流電路向N只並聯的IGBT同時發送幅值等於預設值的驅動參考信號，正驅動參考信號IGBT開通，負驅動參考信號IGBT關斷；其中，M為大於等於1的正整數，N為大於等於2的正整數；
步驟3，靜態均流電路接收到正或負驅動參考信號，在反饋與驅動參考信號比較電路中與反饋信號比較後經過PI調節器，通過驅動電流放大電路驅動IGBT開通或關斷；IGBT開通或關斷造成集射極電流變化，從而導致IGBT輔助射極與射極之間寄生電感產生電壓，該電壓經過延時採集電路使其輸出從低電平跳變為高電平，其上升沿時刻被全局控制模塊採入。
步驟4，全局控制模塊將第M個機器周期接收到各個IGBT對應的延時採集電路輸出，跳變為高電平的上升沿時刻與開通或關斷驅動參考信號發送時刻作差後，得到各IGBT的開通延時Ton.1～Ton.N和關斷延時Toff.1～Toff.N。開通延時和關斷延時一般在幾us到十幾us之間。全局控制模塊通過比較和計算第M個機器周期所有IGBT的採集數據，根據公式△Ton.x＝Ton.1-Ton.x，△Toff.x＝Toff.1-Toff.x計算出各IGBT驅動參考信號所需補償的開通或關斷延時時間△Ton.x或△Toff.x，該延時時間即為下一個周期FPGA向各IGBT發送開通或關斷信號前所需要額外增加的延時時間，得到優化的驅動參考信號發送時刻。
步驟5，在第M+1個開關周期，全局控制模塊根據優化的驅動參考信號發送時刻Tn+△Ton.x和Tf+△Toff.x，其中Tn(Tf)為第M+1個開關周期基準開通(關斷)驅動參考信號發送時刻，通過數模轉換器將要求幅值的驅動參考信號輸入各靜態均流電路中，與反饋信號比較後經過PI調節器，通過驅動電流放大器驅動各IGBT，達到所有IGBT在驅動時間優化後達到同時開通或關斷，且電流幅值相等相等，從而實現IGBT的動靜態均流。
最後應當說明的是：以上實施例僅為說明本發明的技術思想，不能以此限定本發明的保護範圍，凡是按照本發明提出的技術思想，在技術方案基礎上所做的任何改動，均落入本發明保護範圍之內。