一種幹法深度刻蝕多層矽結構的掩模方法

2023-06-03 09:08:16 3

專利名稱：一種幹法深度刻蝕多層矽結構的掩模方法
技術領域：
本發明涉及一種微細加工領域的幹法刻蝕矽片的方法；特別是涉及一種利用幹法 深度刻蝕多層矽結構的掩模方法。
背景技術：
上個世紀人類最偉大的進步之一是微電子技術的發展。伴隨著微電子技術的發 展,一項全新的技術——MEMS (Micro Electromechanical System，即微電子機械系統)悄 然誕生，並開始獲得迅猛的發展。微電子機械系統(Micro Electro Mechanical Systems, 縮寫為MEMS)是利用現代微細加工技術(包括矽體微加工、矽表面微加工、LIGA等技術)， 將機械構件、光學系統、驅動部件、電控系統集成為性能優異、價格低廉、微型化的傳感器、 執行器、驅動器等複雜系統。感應耦合等離子體(ICP)進行深度反應刻蝕(De印Reactive Ion Etching, DRIE)是一種新的幹法刻蝕技術，能夠將光刻膠圖形高精度的轉移到矽襯底 上，具有刻蝕速率高和各向異性刻蝕等優點，是近年來MEMS製作技術又一大進步。然而， 多層矽微結構尤其是各層具備大高寬比結構的製作，仍然是微細加工領域面臨的一個難 點。傳統方法一般為兩大類，

圖1是採用多張矽片分別刻蝕完圖形後進行對準鍵合，形成多 層結構；該方法對多層結構進行分解，各層結構分別採用相應厚度的矽片製作，利用光刻及 DRIE技術獲得各層相應的圖案，然後利用矽-矽直接鍵合技術獲得組合的多層結構。它的 缺陷在於，設備要求高，精度容易受對準誤差的累計影響，並且不適用於各層有孤立結構的 圖形。圖2是採用多材料掩模結構(如Az正膠，二氧化矽，或者金屬層)，根據材料對單晶 矽不同刻蝕速率的選擇比，達到分層刻蝕的目的；該方法主要利用各種掩模材料對單晶矽 刻蝕時不同選擇比，逐層刻蝕，如犧牲第一層掩模獲得第一層結構後，緊接利用第二層掩模 材料刻蝕下一層結構，以此類推，逐步獲得各層結構。表1 各掩模製作方法和材料對單晶矽刻蝕的選擇比
權利要求
1.一種幹法深度刻蝕多層矽結構的掩模方法，其特徵在於包括以下步驟A.Az正膠圖案的光刻；B.獲得Az正膠圖案為掩模進行第一層矽結構的深度刻蝕；C.清潔Az掩模及第一層矽結構，塗敷第1層SuS負膠；D.通過對準標記，進行SuS膠的光刻獲得第二層結構的掩模圖案；E.以D所得圖案為掩模深度刻蝕第二層矽結構；F.清潔SuS膠掩模及第二層矽結構，塗敷第2層SuS負膠；G.通過對準標記，進行SuS膠的光刻獲得第三層結構的掩模圖案；H.以G所得的圖案為掩模深度刻蝕第三層矽結構。
2.根據權利要求1所述的幹法深度刻蝕多層矽結構的掩模方法，其特徵在於通過重 復所述F、G、H步驟1次至5次，能夠獲得第四層至第八層矽結構。
全文摘要
本發明公開了一種幹法深度刻蝕多層矽結構的掩模方法，包括以下步驟A.Az正膠圖案的光刻；B.獲得Az正膠圖案為掩模進行矽結構的深度刻蝕；C.清潔Az掩模及矽結構，塗敷第1層Su8負膠；D.通過對準標記，進行Su8膠的光刻獲得下層結構的掩模圖案；E.以D所得圖案為掩模深度刻蝕下層矽結構；重複上述步驟獲得具有較大結構深度的多層矽微結構。有益效果是由於選用Su8膠作為感應耦合等離子體深度反應刻蝕的掩模，對刻蝕的結構起到了保護作用，有效避免了前次刻蝕結構暴露在等離子體下受離子的直接物理轟擊，該方法工藝重複性好，可在同一零件中重複運用，實現三層甚至更多層具有大高寬比的單晶矽微結構。
文檔編號B81C1/00GK102001618SQ201010522008
公開日2011年4月6日 申請日期2010年10月27日 優先權日2010年10月27日
發明者江爭, 王英男, 郭育華, 馬廣禮 申請人:天津海鷗表業集團有限公司, 精藝工程研發所有限公司