監控兩層多晶矽疊柵未對準的方法
2023-05-27 01:34:46 1
專利名稱：：監控兩層多晶矽疊柵未對準的方法
技術領域：
：本發明涉及一種監控存儲器開發過程中，監控上下兩層多晶矽疊柵在垂直方向上未對準的方法。
背景技術：
：目前市場上常見的存儲器，如EEPR0M(Electricalerasable/programmablereadonlymemory,電可擦寫/可編禾呈只讀存儲器)、快閃記憶體(Flashmemory)等，其存儲單元(cell)在設計上多採用兩層多晶矽疊柵的工藝。對於疊柵的上下層多晶矽在垂直方向上的完全疊合應有一定的精度控制。因為，如果這兩層多晶矽疊柵在垂直方向上的疊合存在嚴重未對準(misalignment)的情況，將會導致存儲器產品的良率問題，而且這種問題較難被發現和解析。下面，以快閃記憶體為例，來說明由於多晶矽疊柵未對準所帶來的問題。快閃記憶體存儲單元對於浮柵FLG與控制柵(也稱為位線WL)間的耦合係數控制比較嚴格，過低的耦合係數會導致存儲單元編程電壓的抬高和編程速度的下降。因此，這就要求控制浮柵與控制柵間未對準的問題。
發明內容本發明要解決的技術問題是提供一種監控兩層多晶矽疊柵未對準的方法，可精確測試出存儲器中上下兩層多晶矽疊柵在垂直方向上的未對準度，從而可減少存儲器的良率問題，並縮短對這些良率問題的調試周期。為解決上述技術問題，本發明所述方法包括以下步驟(1)開發一種測試版圖，該測試版圖包含上下完全對稱的一對兩層多晶矽疊柵，且每個兩層多晶矽疊柵之間都具有通過對該兩層多晶矽進行自對準注入時形成的擴散層；(2)選取不同的擴散層寬度W1、W2、…Wn，重複設計測試版圖，並分別測量出相應的上下兩組擴散層電阻的阻值Rtop—1、Rtop—2、…Rt叩—n和Rbot—1、Rbot—2、…Rbot—n;(3)採用最小二乘法分別對版圖中上下兩組擴散層的寬度變化量進行曲線擬合，求得上下兩層多晶矽疊柵間未對準度的值。本發明採用了上述技術方案，具有如下有益效果，即主要通過從自主開發的測試圖形中測試得到的數據，並從電特性角度來反映與監控多晶矽疊柵未對準問題，從而實現了對存儲器中上下兩層多晶矽疊柵在垂直方向上的未對準度的監控，大幅縮短了由於多晶矽疊柵的未對準所帶來的存儲器良率問題的調試周期。下面結合附圖與具體實施方式對本發明作進一步詳細的說明圖1是根據本發明開發的測試版圖的結構示意圖；圖2是利用最小二乘法對上下兩組擴散層的寬度變化量所實現的擬合曲線。具體實施方式本發明所述的方法主要包括以下步驟(1)自主開發一種測試版圖，其結構如圖l所示，包含上下完全對稱的一對兩層多晶矽疊柵，其中，每個兩層多晶矽疊柵間的擴散層(Diffusion)在工藝上是通過對兩層多晶矽進行自對準注入時形成的，所以控制柵多晶矽層在生產過程中相對於浮柵多晶矽層的上下偏移，會導致擴散層寬度上的變化。(2)選取不同的擴散層寬度W1、W2、…Wn,重複設計測試版圖，形成一版圖陣列，並分別測量出相應的上下兩組擴散層電阻的阻值Rtop_l、Rtop—2、…Rtop—n和Rbot—丄、Rbot—2、…Rbot—n。從設計結構上，可以得知這些擴散層電阻對於控制柵多晶矽層相對於浮柵多晶矽層垂直方向上的未對準相當敏感。由於擴散層電阻滿足如下公式『其中，Rs為方塊電阻值，L為擴散層的長度，W為擴散層的寬度。因此，在一個實施例中，假設控制柵多晶矽層相對於浮柵多晶矽層的偏移向下，這時由於未對準而帶來的擴散層寬度的變化為dw，因此所測得上下兩組擴散層電阻Rtop—1、Rtop—2、…Rtop—n與Rbot—1、Rbot_2、…Rbot—n滿足以下公式formulaseeoriginaldocumentpage5tableseeoriginaldocumentpage6(3)因此基於上面的公式，可採用最小二乘法分別對版圖陣列中上下兩組擴散層的寬度變化量進行曲線擬合，上述實施例中的擬合曲線如圖2所示，因此根據這兩條擬合曲線即可分別求得dw(top)和dw(bot)，然後根據公式*=(^(/印)-^(^/))/2,可求得由於上下兩層多晶矽層的未對準而帶來的注入層電阻的寬度變化dw，即控制柵相對於浮柵的未對準度的值。權利要求1、一種監控兩層多晶矽疊柵未對準的方法，包括-(1)開發一測試版圖，該測試版圖包含上下完全對稱的一對兩層多晶矽疊柵，且每個兩層多晶矽疊柵之間都具有通過對該兩層多晶矽進行自對準注入時形成的擴散層；其特徵在於，還包括以下步驟-(2)選取不同的擴散層寬度W1、W2、…Wn，重複設計所述測試版圖，形成一版圖陣列，並分別測量出相應的上下兩組擴散層電阻的阻值Rtop」、Rtop—2、…Rtop—n禾口Rbot—1、Rbot_2、…Rbot—n;(3)採用最小二乘法分別對版圖中上下兩組擴散層的寬度變化量進行曲線擬合，求得上下兩層多晶矽疊柵間未對準度的值。全文摘要本發明公開了一種監控兩層多晶矽疊柵未對準的方法，可準確測試出存儲器中上下兩層多晶矽疊柵在垂直方向上的未對準度，從而可減少存儲器的良率問題。該包括以下步驟開發一種測試版圖，該測試版圖包含上下完全對稱的一對兩層多晶矽疊柵，且每個兩層多晶矽疊柵之間都具有通過對該兩層多晶矽進行自對準注入時形成的擴散層；選取不同的擴散層寬度W1、W2、…Wn，重複設計測試版圖，並分別測量出相應的上下兩組擴散層電阻的阻值Rtop_1、Rtop_2、…Rtop_n和Rbot_1、Rbot_2、…Rbot_n；採用最小二乘法分別對版圖中上下兩組擴散層的寬度變化量進行曲線擬合，求得上下兩層多晶矽疊柵間未對準度的值。文檔編號H01L21/66GK101145534SQ200610031088公開日2008年3月19日申請日期2006年9月13日優先權日2006年9月13日發明者胡曉明申請人:上海華虹Nec電子有限公司