具有經圖案化接地平面的電感器的製作方法

2023-05-27 07:26:26

專利名稱：具有經圖案化接地平面的電感器的製作方法
技術領域：
本發明大體上涉及電子設備，且更具體地說，涉及一種用於集成電路(IC)或印刷 電路板(PCB)的電感器。
背景技術：
隨著IC工藝技術的現代進步，有可能製造用於例如無線通信、連網、計算等各種 應用的射頻IC (RFIC)。這些RFIC可包括模擬電路塊，其先前是用龐大的離散電路組件實施 的。通過在RFIC上實施模擬電路塊，可實現某些益處，例如較小尺寸、較低成本和改進的可靠性。許多模擬電路塊利用電感器來執行所要功能且/或實現所要性能。舉例來說，濾 波器、諧振器槽電路和阻抗匹配網絡可包括電感器以獲得所要電路響應。對於一些應用 (例如，用於壓控振蕩器(VCO)的諧振器槽電路)來說，需要具有高質量因子(Q)的電感器， 以便獲得所述VCO的良好性能。然而，可能歸因於如下文所描述的各種類型的損耗而難以 獲得高Q。這種情況在許多無線通信系統所使用的高頻率下可能尤其成立。

發明內容
本文中描述具有經圖案化接地平面且在高頻率下具有較高的Q和良好性能的電 感器。經圖案化接地平面是具有蝕刻出來的部分的圖案的接地平面，這與不具有任何蝕刻 出來的部分的實心接地平面形成對比。在一種設計中，所述電感器包括形成於第一層上的導體和形成於位於所述導體下 方的第二層上的經圖案化接地平面。所述經圖案化接地平面可具有開放中心區域和與所述 導體的形狀匹配的形狀。所述經圖案化接地平面可包括多個屏蔽件。在一種設計中，所述 導體具有帶有八個側面的八邊形形狀，且所述經圖案化接地平面具有用於所述導體的所述 八個側面的八個屏蔽件。每一屏蔽件具有垂直於所述導體的多個狹槽。將所述經圖案化接 地平面分割成單獨的屏蔽件且在每一屏蔽件上形成狹槽有助於防止所述經圖案化接地平 面上的渦電流的流動，這可改進電感器的Q。多個互連件將所述多個屏蔽件耦合到電路接 地，所述電路接地可位於所述經圖案化接地平面的中心。具有經圖案化接地平面的電感器可用於例如VC0、低噪聲放大器(LNA)等各種電 路塊。下文進一步詳細描述本發明的各種方面和特徵。


圖1展示VCO的示意圖。圖2展示不具有任何遮蔽的電感器的俯視圖。圖3展示具有經圖案化接地平面的電感器的俯視圖。圖4展示經圖案化接地平面的一部分的更詳細俯視圖。圖5展示具有經圖案化接地平面的電感器的側視圖。
圖6展示具有經圖案化接地平面的電感器Q的改進。圖7展示使用護環和經圖案化接地平面來隔離。圖8展示用不同隔離機構實現的隔離的曲線。圖9展示用於形成具有經圖案化接地平面的電感器的工藝。圖10展示無線裝置的框圖。
具體實施例方式圖1展示VCO 100的設計的示意圖。在此設計中，VCO 100包括放大器(AMP) 110 和諧振器槽電路120，所述諧振器槽電路120由電感器130和可變電容器(變容二極體)140 組成。放大器110提供振蕩所需要的信號增益。放大器110和諧振器槽電路120共同提供 振蕩所需要的360°相移。VCO 100提供具有頻率f。s。的振蕩器信號(Osc)。振蕩頻率f。s。 主要由電感器130的電感和變容二極體140的電容決定。VCO 100的所有組件(包括電感 器130)可製造於RFIC上以獲得各種益處，例如較小尺寸、較低成本和改進的可靠性。圖2展示可在RFIC上實施的晶片上電感器200的俯視圖。電感器200可用於圖 1中的電感器130。電感器200包括具有八邊形形狀的1匝導體210。一般來說，電感器可 具有任何匝數和任何形狀，例如正方形、矩形、六邊形、八邊形、圓形等。八邊形形狀可提供 良好的Q且易於實施。導體210的寬度、匝數和匝之間的間距可基於例如電感器200的所要電感和Q等 各種因子來選擇。導體210可用各種類型的導電材料製造，例如(i)位於金屬層上的低損 耗金屬(例如，銅)，(ii)位於金屬層下方的層上的有損金屬(例如，鋁)，或(iii)某一其 它材料。如果導體210是用低損耗金屬製造，那麼可針對電感器200實現較高的Q。較小尺 寸電感器200可製造於有損金屬層上，因為可應用不同IC設計規則。晶片上電感器200可能由於矽襯底損耗而具有較低的Q，所述矽襯底損耗可能由 矽的電阻率引起。矽襯底損耗可包括磁損耗和電損耗。磁損耗可能由矽上所感應的渦電流 引起。電損耗可能由矽的電阻引起。矽襯底損耗在高頻率下可能更嚴重，且可為限制在4 到12千兆赫(GHz)的範圍內操作的VCO的Q的主要促成因素。晶片上電感器200也可具有相對較大的尺寸，且可能較易受到襯底噪聲影響。襯 底上的噪聲可耦合到導體210，且使導體中的信號的質量降級。護環可形成於導體210周圍 以較少襯底耦合。然而，護環可能不能夠提供充分的襯底隔離。為減輕矽襯底損耗且改進襯底隔離，可在導體210下方形成實心接地平面。此實 心接地平面可通過在接地平面而非襯底處終止來自導體210的電場來改進電損耗。實心接 地平面也可改進襯底隔離且減少襯底噪聲耦合。然而，如果實心接地平面是用低損耗金屬 形成，那麼來自導體210的磁場可能被阻斷，這可能增加磁損耗，且不利地影響電感器200 的性能。相反，如果實心接地平面是用例如多晶矽等有損材料形成，那麼磁場可更容易地穿 過實心接地平面，這可降低磁損耗。然而，有損接地平面不能有效地阻止電場在襯底處終 止。圖3展示具有經圖案化接地平面320的電感器300的設計的俯視圖。電感器300 可用於圖1中的電感器130。在此設計中，電感器300包括1匝導體310，其具有八邊形形 狀且在圖3中由粗虛線展示。八邊形形狀的大小和導體310的寬度可經選擇以獲得電感器300的所要電感和Q。經圖案化接地平面320可經設計以實現以下功能 終止來自導體310的電場，以及 允許磁場穿過經圖案化接地平面320。經圖案化接地平面320包括各種特徵以實現以上功能。在圖3中所示的設計中，經圖案化接地平面320實質上形成於導體310下方，且可 因此遮蔽電場使其無法去往襯底。這可接著降低電損耗且還提供襯底噪聲的隔離。經圖案 化接地平面320可具有略大於導體310的形狀，以便在導體的邊緣處俘獲邊緣電場。經圖 案化接地平面320不覆蓋導體310的中心區域。這可允許磁場自由穿過中心區域，且因此 可降低磁損耗。電感器300的磁場可類似於圖2中的不具有任何接地平面的電感器200的 磁場，且即使具有經圖案化接地平面320，也可維持良好的磁場分布。因此，即使存在經圖案 化接地平面320，電感器300的電感和串聯電阻也可幾乎不改變。中心區域中不需要接地平 面來終止電場，電場實質上從導體310向下行進到位於下方的經圖案化接地平面。來自在導體310上流動的電流的磁場可在經圖案化接地平面320上引起渦電流。 經圖案化接地平面320上的渦電流可減小電感器300的電感，且降低電感器300的Q。因 此，需要防止或減少經圖案化接地平面320上的渦電流的流動。在圖3中所示的設計中，將經圖案化接地平面320分割成用於導體310的八個側 面的八個單獨屏蔽件330a到330h。所述八個屏蔽件330a到330h是通過位於經圖案化接 地平面320的八個隅角附近的八個切口 334而彼此電隔離。將經圖案化接地平面320分割 成單獨的屏蔽件330a到330h有助於防止渦電流流經所述經圖案化接地平面。所述八個屏蔽件330a到330h分別經由八個互連件332a到332h而耦合到位於經 圖案化接地平面320的中心的中心接地點340。互連件332a到332h可形成於同一層上，且 由與屏蔽件330a到330h相同的材料形成。在一種設計中，經圖案化接地平面320由導體310下方的金屬層中的低損耗金屬 形成。與多晶矽相比，低損耗金屬可具有較高導電性和較低薄層電阻。低損耗的經圖案化 接地平面可更有效地終止來自導體310的電場，這可接著改進電感器300的Q和襯底隔離。 然而，低損耗金屬可能使磁場較難穿過。在圖3中所示的設計中，狹槽350是沿經圖案化接地平面320切割，且執行若干功 能。首先，狹槽350允許磁場穿過，這可降低磁損耗。其次，狹槽350有助於切斷每一屏蔽件 330內的渦電流的流動，這可改進Q。如果不存在狹槽，那麼來自導體320上的電流的磁場 將在經圖案化接地平面320上在與導體320上的電流相對的方向上感應渦電流。狹槽350 可垂直於經圖案化接地平面320內的渦電流的正常流動，且可因此切斷渦電流流動。狹槽 350的大小和間距可經選擇以(i)允許磁場穿過，且(ii)終止經圖案化接地平面320上的 大部分電場。在一種設計中，狹槽350可窄到0.1微米(ym)，但也可使用其它大小。在圖3中所示的設計中，狹槽350是從經圖案化接地平面320的外邊緣向內邊緣 切割的，但未到達內邊緣。狹槽350也沿導體310的所有八個側面垂直於所述導體(或相 對於其成90度角)。狹槽350的垂直定向有助於切斷渦電流的流動。互連件332a到332h 分別耦合到經圖案化接地平面320的屏蔽件330a到330h的內邊緣。計算機模擬指示以此 方式切割的狹槽以及互連件332到屏蔽件330的內部邊緣的連接可提供良好性能。
在圖3中所示的設計中，經圖案化接地平面320在左側與右側之間是對稱的，且在 上半部與下半部之間也是對稱的。此對稱性可允許消除互連件332a到332h內的渦電流。圖4更詳細地展示經圖案化接地平面320的一部分的俯視圖。經圖案化接地平面 320的屏蔽件330b和330c通過切口 334而電隔離以避免渦電流。狹槽350形成於每一屏 蔽件330上，且垂直於在屏蔽件上方的導體310。即使在隅角處也可存在狹槽350，以便防 止渦電流的流動。用於每一屏蔽件330的狹槽350形成梳狀圖案，其在屏蔽件的外部邊緣 上具有狹槽開口，且在內部邊緣上具有共用連接。每一屏蔽件330經由相應的互連件332 耦合到中心接地點。圖5展示電感器300的一部分的側視圖。導體310可形成於RFIC的一個層上。 用於經圖案化接地平面320的屏蔽件330和互連件332可形成於RFIC的第二層上。所述 第二層可為RFIC的位於襯底360上方的任何層。電場(E場)可從導體310延伸到屏蔽件 330。大部分電場可由屏蔽件330終止。屏蔽件330還提供襯底隔離，且防止襯底360上的 噪聲耦合到導體310。磁場(H場)可能夠由於開放的中心區域而自由穿過經圖案化接地 平面320的中心。磁場也可經由狹槽350(圖5中未展示)而穿過屏蔽件330的某些部分。 狹槽350垂直於導體310，且與磁場平行。為清楚起見，上文已針對具有八邊形形狀的1匝電感器描述了經圖案化接地平面 的各種細節。一般來說，用於電感器的導體可具有任何形狀和任何匝數。用於導體的經圖 案化接地平面可具有與導體的形狀匹配的形狀。經圖案化接地平面可被分割為任何數目的 單獨屏蔽件，以便切斷穿過經圖案化接地平面的渦電流的流動。經圖案化接地平面可經分 割，以使得針對導體的每一側面存在一個屏蔽件，如圖3中所展示。經圖案化接地平面也可 被分割為更多或更少數目的屏蔽件。所述屏蔽件可經由互連件耦合到共用接地點，如圖3 中所展示。或者，屏蔽件可以其它方式耦合到電路接地，例如每一屏蔽件可直接耦合到電路 接地。每一屏蔽件可具有任何數目的狹槽，所述狹槽可具有任何合適的大小和間距。所述 狹槽可垂直於導體，且可以梳狀圖案形成，如圖3中所展示，以便切斷渦電流的流動。狹槽 也可具有其它圖案。經圖案化接地平面可由低損耗金屬形成，以便提供對電場的良好終止且改進襯底 隔離。經圖案化接地平面也可出於其它考慮因素而由有損材料形成。圖6展示用本文所描述的經圖案化接地平面實現的電感器Q的改進。曲線610展 示圖2中的電感器200的Q，所述電感器200不具有經圖案化接地平面。電感器200在約 6GHz的頻率下具有大約28的最大Q。曲線620展示圖3的電感器300的Q，所述電感器300 具有經圖案化接地平面320。電感器300在約8GHz的頻率下具有大約38的最大Q。如圖6 中所示，在從4GHz到12GHz的頻率範圍(其覆蓋用於許多通信系統的VCO操作頻率)內， 電感器300的Q顯著好於電感器200的Q。電感器可能被製造於靠近可能對電感器產生幹擾的電路處。幹擾可經由襯底和/ 或通過其它機構而耦合到電感器。可能需要減少來自所述電路的幹擾的量。圖7展示用於實現對附近幹擾的隔離的若干機構。電感器700可能形成於可能產 生幹擾的電路714附近。電感器700可具有如上文針對圖3到圖5所描述而實施的經圖案 化接地平面。經圖案化接地平面可提供對經由襯底耦合的幹擾的隔離。為進一步改進隔離， 護環712可形成於電感器700周圍，且可耦合到電路接地。護環712可提供對通過矽襯底耦合的幹擾的隔離。護環712與電感器700之間的距離D2以及護環712與電路714之間 的距離Dl可基於所要的隔離量來選擇。圖8展示使用不同隔離機構實現的圖7中的電感器700與電路714之間的隔離的 曲線。曲線810展示僅使用護環712但不使用經圖案化接地平面而實現的電感器700與電 路714之間的隔離。曲線812展示僅使用經圖案化接地平面但不使用護環而實現的電感器 700與電路714之間的隔離。曲線810和812指示經圖案化接地平面可提供比護環好的隔 離。這可能歸因於以下事實經圖案化接地平面可更靠近(例如，少數幾Pm)電感器700， 且可阻斷電感器看到矽襯底的路徑，而護環可更遠離(例如，數十Pm)電感器，且僅可收集 已經耦合到襯底上的噪聲的一部分。曲線814展示使用經圖案化接地平面和護環712兩者實現的電感器700與電路 714之間的隔離。曲線810、812和814指示經圖案化接地平面與護環的組合可提供比單獨 任一者多的隔離。護環可因此在(例如)針對例如VCO等敏感性電路需要更多隔離時用於 電感器。本文中所描述的經圖案化接地平面可用於單端電感器，如上文所描述，且也用於 差分電感器。經圖案化接地平面也可用於變壓器、用於差分到單端轉換的平衡不平衡變換 器(balim)等。舉例來說，變壓器或平衡不平衡變換器可具有N個匝，其可依序編號為從1 到N。奇數編號的匝(例如，匝1和3)可用於主要導體，且偶數編號的匝(例如，匝2和4) 可用於次要導體。圖9展示用於形成具有經圖案化接地平面的電路組件的工藝900的設計。可在IC 或印刷電路板的第一層上形成導體(例如，用於電感器、變壓器或平衡不平衡變換器)(步 驟912)。導體可具有任何形狀和任何匝數。可(例如)用低損耗金屬在導體下方的第二層 上形成經圖案化接地平面(步驟914)。所述經圖案化接地平面可具有開放的中心區域和 與導體的形狀匹配的形狀。經圖案化接地平面可包含多個屏蔽件。在一種設計中，導體具 有帶有八個側面的八邊形形狀，且經圖案化接地平面具有用於導體的八個側面的八個屏蔽 件。經圖案化接地平面可相對於導體的中心對稱。每一屏蔽件可具有形成於屏蔽件上的多個狹槽。所述狹槽可垂直於導體，且可沿 導體以及在導體的隅角處形成。用於每一屏蔽件的狹槽可從屏蔽件的外邊緣向內邊緣延 伸，且可在內邊緣之前停止。可形成多個互連件以用於將所述多個屏蔽件耦合到電路接地(其可位於經圖案 化接地平面的中心)(步驟916)。每一互連件可耦合於相應屏蔽件的內邊緣與電路接地之 間。如果需要更多隔離，那麼也可在導體周圍形成護環(步驟918)。具有本文所描述的經圖案化接地平面的電感器可用於各種系統和應用，例如通 信、連網、計算等。下文描述在無線通信裝置中使用具有經圖案化接地平面的電感器。圖10展示可用於無線通信的無線裝置1000的框圖。無線裝置1000可為蜂窩式電 話、個人數字助理(PDA)、終端、手持機、無線數據機、膝上型計算機等。無線裝置1000 能夠經由發射路徑和接收路徑提供雙向通信。在發射路徑上，數字處理器1010可處理待發射的數據，且將碼片流提供給收發器 單元1020。在收發器單元1020內，一個或一個以上數/模轉換器(DAC) 1022可將碼片流 轉換為一個或一個以上模擬信號。所述模擬信號可由濾波器1024濾波，由可變增益放大器(VGA) 1026放大，且由混頻器1028從基帶升頻轉換到RF以產生經升頻轉換的信號。所述升 頻轉換可基於來自VCO 1030的發射本地振蕩器(LO)信號來執行。所述經升頻轉換的信號 可由濾波器1032濾波，由功率放大器(PA) 1034放大，路由經過雙工器(D) 1036，且經由天線 1040發射。在接收路徑上，RF信號可由天線1040接收，路由經過雙工器1036，由LNA 1044放 大，由濾波器1046濾波，且由混頻器1048根據來自VCO 1050的接收LO信號從RF降頻轉 換到基帶。來自混頻器1048的經降頻轉換的信號可由緩衝器(BUF) 1052緩衝，由濾波器 1054濾波，且由一個或一個以上模/數轉換器(ADC) 1056數位化，以獲得一個或一個以上樣 本流。可將所述樣本流提供給數字處理器1010以供處理。圖10展示特定收發器設計。一般來說，用於每一路徑的信號調節可用放大器、濾 波器和混頻器的一個或一個以上級來執行。圖10展示可用於發射路徑和接收路徑上的信 號調節的一些電路塊。在圖10中所示的設計中，收發器單元1020包括兩個VCO 1030和1050，其分別用 於發射路徑和接收路徑。數字處理器1010包括高速VCO 1012，其可為處理器1010內的各種 單元產生時鐘。VCO 1012、1030和1050可用各種VCO設計來實施，例如圖1中所示的設計。 每一 VCO可經設計以在特定頻率或頻率範圍下操作。舉例來說，VCO 1030和1050可經設計 以在以下頻帶中的一者或一者以上的整數倍(例如，1倍、2倍或4倍)下操作從1850MHz 到1990MHz的個人通信系統(PCS)頻帶、從824MHz到894MHz的蜂窩式頻帶、從1710MHz到 1880MHz的數字蜂窩式系統(DCS)頻帶、從890MHz到960MHz的GSM900頻帶、從1920MHz到 2170MHz的國際移動電信-2000(IMT-2000)頻帶以及從1574. 4MHz到1576. 4MHz的全球定 位系統(GPS)頻帶。鎖相環路(PLL) 1060可接收來自數字處理器1010的控制信息，且提供 對VCO 1030和1050的控制以分別產生恰當的發射和接收LO信號。具有經圖案化接地平面的電感器(其在圖10中表示為「Ind」)可用於無線裝置 1000內的各種電路塊。舉例來說，具有經圖案化接地平面的電感器可在用於VCO 1012、 1030和/或1050的諧振器槽電路中使用。具有經圖案化接地平面的電感器也可用作用於 LNA1044的負載電感器和/或衰減電感器(degeneration inductor)。具有經圖案化接地 平面的電感器也可用於收發器單元1020中的濾波器中的任一者。具有經圖案化接地平面 的電感器也可在混頻器1028或1048之前和/或之後、在位於PA 1034之前的驅動器放大 器(圖10中未展示)之後等使用。本文所描述的具有經圖案化接地平面的電感器可實施於IC、模擬IC、RFIC、混合 信號IC、專用集成電路(ASIC)、印刷電路板(PCB)、電子裝置等上。具有經圖案化接地平 面的電感器也可用各種IC工藝技術來製造，例如互補金屬氧化物半導體(CMOS)、N溝道 MOS (NMOS)、P 溝道 MOS (PMOS)、雙極型結電晶體(BJT)、雙極型 CMOS (BiCMOS)、矽鍺(SiGe)、 砷化鎵(GaAs)等。實施本文所描述的具有經圖案化接地平面的電感器的設備可為獨立裝置或可為 較大裝置的部分。裝置可為(i)獨立IC、(ii)可包括用於存儲數據和/或指令的存儲器IC 的一個或一個以上IC的集合、(iii)例如RF接收器(RFR)或RF發射器/接收器(RTR)等 RFIC、(iv)例如移動臺數據機(MSM)等ASIC、(ν)可嵌入其它裝置內的模塊、(vi)接 收器、蜂窩式電話、無線裝置、手持機或移動單元、(vii)等。
提供對本發明的先前描述是為了使所屬領域的技術人員能夠製作或使用本發明。 所屬領域的技術人員將容易明白對本發明的各種修改，且在不脫離本發明的範圍的情況 下，本文中界定的一般原理可應用於其它變化。因此，本發明無意限於本文中所描述的實例 和設計，而是應被賦予與本文所揭示的原理和新穎特徵一致的最廣範圍。
權利要求
一種設備，其包含導體，其形成於第一層上；以及經圖案化接地平面，其形成於位於所述導體下方的第二層上，所述經圖案化接地平面具有開放的中心區域且包含多個屏蔽件，每一屏蔽件具有多個狹槽。
2.根據權利要求1所述的設備，其中所述經圖案化接地平面具有與所述導體的形狀匹 配的形狀。
3.根據權利要求1所述的設備，其中所述經圖案化接地平面是用低損耗金屬形成。
4.根據權利要求1所述的設備，其中所述經圖案化接地平面相對於所述導體的中心對稱。
5.根據權利要求1所述的設備，其中用於每一屏蔽件的所述多個狹槽垂直於所述導體。
6.根據權利要求1所述的設備，其中用於每一屏蔽件的所述多個狹槽從所述屏蔽件的 外邊緣向內邊緣延伸，且在所述內邊緣之前停止。
7.根據權利要求1所述的設備，其中狹槽是沿所述導體形成於所述多個屏蔽件上，且 也形成於所述導體的隅角處。
8.根據權利要求1所述的設備，其進一步包含多個互連件，其將所述多個屏蔽件耦合到位於所述經圖案化接地平面的中心的電路接地。
9.根據權利要求8所述的設備，其中每一互連件耦合於相應屏蔽件的內邊緣與所述電 路接地之間。
10.根據權利要求1所述的設備，其中所述導體具有帶有八個側面的八邊形形狀，且其 中所述經圖案化接地平面包含用於所述導體的所述八個側面的八個屏蔽件。
11.根據權利要求1所述的設備，其中所述導體包含單個匝。
12.根據權利要求1所述的設備，其進一步包含 護環，其形成於所述導體周圍。
13.根據權利要求1所述的設備，其中所述導體和所述經圖案化接地平面是用於電感ο
14.根據權利要求1所述的設備，其中所述導體和所述經圖案化接地平面是用於變壓 器或平衡不平衡變換器。
15.一種集成電路，其包含導體，其形成於第一層上；以及經圖案化接地平面，其形成於位於所述導體下方的第二 層上，所述經圖案化接地平面具有開放的中心區域且包含多個屏蔽件，每一屏蔽件具有多 個狹槽。
16.根據權利要求15所述的集成電路，其中所述經圖案化接地平面具有與所述導體的 形狀匹配的形狀。
17.根據權利要求15所述的集成電路，其中用於每一屏蔽件的所述多個狹槽垂直於所 述導體。
18.根據權利要求15所述的集成電路，其進一步包含多個互連件，其將所述多個屏蔽件耦合到位於所述經圖案化接地平面的中心的電路接地。
19.一種方法，其包含在第一層上形成導體；以及在位於所述導體下方的第二層上形成經圖案化接地平面，所述經圖案化接地平面具有 開放的中心區域且包含多個屏蔽件，每一屏蔽件具有多個狹槽。
20.根據權利要求19所述的方法，其中所述形成所述經圖案化接地平面包含以與所述 導體的形狀匹配的形狀形成所述經圖案化接地平面。
21.根據權利要求19所述的方法，其進一步包含形成垂直於所述導體的用於每一屏蔽件的所述多個狹槽。
22.根據權利要求19所述的方法，其進一步包含形成多個互連件，所述多個互連件用於將所述多個屏蔽件耦合到位於所述經圖案化接 地平面的中心的電路接地。
23.一種設備，其包含用於在第一層上形成導體的裝置；以及用於在位於所述導體下方的第二層上形成經圖案化接地平面的裝置，所述經圖案化接 地平面具有開放的中心區域且包含多個屏蔽件，每一屏蔽件具有多個狹槽。
24.根據權利要求23所述的設備，其中所述用於形成所述經圖案化接地平面的裝置包 含用於以與所述導體的形狀匹配的形狀形成所述經圖案化接地平面的裝置。
25.根據權利要求23所述的設備，其進一步包含用於形成垂直於所述導體的用於每一屏蔽件的所述多個狹槽的裝置。
26.根據權利要求23所述的設備，其進一步包含用於形成多個互連件的裝置，所述互連件用於將所述多個屏蔽件耦合到位於所述經圖 案化接地平面的中心的電路接地。
27.一種設備，其包含電感器，其包含形成於第一層上的導體以及形成於位於所述導體下方的第二層上的經 圖案化接地平面，所述經圖案化接地平面具有開放的中心區域且包含多個屏蔽件，每一屏 蔽件具有多個狹槽；以及放大器，其耦合到所述電感器。
28.根據權利要求27所述的設備，其中所述電感器和所述放大器形成振蕩器，且其中 所述電感器是用於所述振蕩器的諧振槽電路的一部分。
29.根據權利要求27所述的設備，其中所述電感器和所述放大器形成低噪聲放大器 (LNA)，且其中所述電感器是用於所述LNA的衰減電感器或負載電感器。
全文摘要
本發明描述一種具有經圖案化接地平面的電感器。在一種設計中，所述電感器包括形成於第一層上的導體以及形成於位於所述導體下方的第二層上的經圖案化接地平面。所述經圖案化接地平面具有開放的中心區域和與所述導體的形狀匹配的形狀。所述經圖案化接地平面包括多個屏蔽件，例如用於八邊形形狀導體的八個側面的八個屏蔽件。每一屏蔽件具有垂直於所述導體而形成的多個狹槽。將所述經圖案化接地平面分割成單獨的屏蔽件且在每一屏蔽件上形成狹槽有助於防止所述經圖案化接地平面上的渦電流的流動，這可改進所述電感器的Q。多個互連件將所述多個屏蔽件耦合到電路接地，所述電路接地可位於所述導體的中心。
文檔編號H01L23/522GK101983427SQ200980112121
公開日2011年3月2日 申請日期2009年4月3日 優先權日2008年4月3日
發明者靳彰 申請人:高通股份有限公司