一種時鐘恢復電路的製作方法
2023-05-26 12:54:06
專利名稱：一種時鐘恢復電路的製作方法
技術領域：
本發明涉及一種時鐘恢復電路及其實現方法，是一種無需外部參考時鐘即可恢復嵌入在數據流中時鐘信號的結構，實現在無晶體振蕩器的條件下輸出高頻率精度的時鐘並保持時鐘頻率，用於USB、光纖通信、射頻識別等領域時鐘的恢復。
背景技術：
隨著通信技術的不斷發展，時鐘恢復電路(CRC)的應用越來越廣泛。在很多通信系統中，數據傳輸時並沒有附加的時鐘參考，而外接晶振一方面會提高成本，一方面在時鐘頻率較高的條件下無法達到所需的時鐘頻率，時鐘恢復電路在其中的作用就是恢復出嵌入在數據流中的時鐘信號，再利用該時鐘消除數據的抖動和恢復數據。
常用的時鐘恢復電路(CRC)的結構基於鎖相環原理實現，用於有數據輸入時提取時鐘，卻無法在無數據輸入的情況下保持時鐘的頻率，因此只能用在接收器中，而不能用在發送器中。本發明提出的一種時鐘恢復電路結構，可以在有數據輸入時提取時鐘，並一直保持時鐘的頻率，可以應用在收發器中，應用領域如USB、光纖通信、射頻識別等。
發明內容
本發明提出了一種時鐘恢復電路，主要結構分三個部分誤差提取部分(FD)，邏輯控制部分(CON)和數字控制振蕩器(DCO)，如圖I所示。FD給出可用於判斷輸入波形頻率和DCO輸出波形頻率之間大小關係的信息；C0N接收到頻率誤差計數器的內容後即可判斷兩者的大小關係，並根據校準算法控制DCO頻率向目標頻率和精度收斂；DC0是定製設計的數字控制振蕩器，其頻率由CON給出的控制字調節。誤差提取部分(FD)的作用是提取有助於邏輯控制部分(CON)進行頻率誤差極性判斷的信息，即FD內部的誤差分析計數器記錄的DCO輸出信號在規定的一段時間內振蕩了多少個周期。誤差提取的信息是頻率高或低的極性，即只要能夠判斷出DCO輸出頻率相對於參考信號是高了還是低了即可，而無須判斷出高或低的程度。時鐘頻率的校準過程由多個校準步組成，其中每一個校準步的工作原理如圖2所示。利用數據通信中的同步信號，對兩個連續的同向沿(如上升沿)之間的間隔進行計數，從計數信息中獲取頻率誤差信息。為了提高時鐘校準的精度，計數時鐘必須與數據信號的翻轉沿嚴格同步。校準步推動著算法將DCO輸出向目標頻率和精度收斂。校準步的多少反映了算法收斂的速度和穩定性。每一步FD的誤差提取過程如下當系統處在校準啟動狀態後，第一個到來的輸入數據信號(DATA)的上升沿觸發DCO開始有效振蕩，並開始記錄DCO輸出的時鐘上升沿數；在第二個到來的DATA信號的上升沿處停止計數，計數器的結果會在同步區間被採到如果計數結果處在設定的區間1，則認為本地頻率尚小於目標頻率；如果計數結果處在設定的區間2，則認為本地頻率大於目標頻率；其餘情況被認為異常，不會進行校準算法。計數區間的設定取決於數據速率與DCO目標頻率的關係。CON利用DCO的輸出時鐘同步頻率誤差極性判斷和DCO頻率校準；在DATA信號的第三個上升沿處，一次校準步結束，FD需要恢復成待校準狀態。
圖ICRC系統框圖
圖2單個校準步的工作原理圖3FD內部結構連接關係圖
具體實施例方式在時鐘恢復電路的主要結構中，FD的主要結構是一個異步控制的計數器，此計數器的設計考慮包括頻率誤差分辨精度、計數器可工作最高頻率和有效的計數時長。頻率誤差分辨精度決定了計數器需要數多少個周期以及由此確定的計數時長。FD內部結構連接關係圖如圖3所示。該設計在實現過程中需要著重注意以下3點I，模塊內時序較複雜，同時存在2個同步信號DATA和CLK及一個異步信號clear，並且CLK信號的頻率在一定的範圍內變化，所以在實現的時候需要特別注意各時序約束條件的滿足。2，注意各信號的初值確認。3，圖中路徑Pl和P2需要嚴格匹配，實現時這兩條路徑上的器件需要根據匹配原則設計和放置。異步RST信號在FD模塊內的功能是生成clear復位信號，當RST信號有效時，clear信號為『0』，FD模塊處在復位狀態。RST信號的變化不會停止DCO振蕩。同步STD信號用於控制DCO振蕩，當STD信號有效時，DCOen信號為『0』，DCO停止振蕩，模塊內所有寄存器值維持不變。下圖表示了 STD信號失效後，相關頂層埠的信號時序，如果STD信號有效前模塊已經完成校準，STD信號失效後，模塊直接恢復出校準完成後的頻率值。如果STD信號有效前模塊未完成校準，STD信號失效後，模塊自動繼續進行校準。STD信號有效時需要和DCO輸出48MHz時鐘同步，這樣做的目的是保護時鐘信號的完整性。
權利要求
1.一種時鐘恢復電路，其特徵在於主要包含三個部分誤差提取部分FD、邏輯控制部分CON和數字控制振蕩器DCO，其中FD內部的誤差分析計數器記錄DCO輸出的信號在一段時間內振蕩的周期信息；C0N接收到誤差分析計數器記錄的信息後判斷輸入數據頻率和DCO輸出的信號頻率之間的大小關係，並根據校準算法控制DCO輸出的信號頻率向輸入數據頻率和精度收斂。
2.如權利要求I所述的一種時鐘恢復電路，其特徵在於利用數據通信中的同步信號，對兩個連續的同向沿之間的間隔進行計數，從計數信息中獲取頻率誤差信息。
3.如權利要求I或2所述的一種時鐘恢復電路，其特徵在於為了提高時鐘校準的精度，輸入數據和DCO輸出的信號的翻轉沿嚴格同步。
4.如權利要求I或2所述的一種時鐘恢復電路，其特徵在於具體步驟如下 當校準狀態啟動後，第一個到來的輸入數據的上升沿觸發DCO開始有效振蕩，誤差分析計數器記錄DCO輸出的信號上升沿數；在第二個到來的輸入數據的上升沿處停止計數，誤差分析計數器記錄的結果在同步區間被採到；C0N利用DCO輸出的信號頻率和輸入數據頻率的誤差進行大小判斷，並根據校準算法控制DCO進行頻率校準；在輸入數據的第三個上升沿處，一次校準步結束，FD恢復成待校準狀態。
全文摘要
本發明提出一種時鐘恢復電路，主要結構分三個部分誤差提取部分(FD)，邏輯控制部分(CON)和數字控制振蕩器(DCO)，FD給出可用於判斷輸入波形頻率和DCO輸出波形頻率之間大小關係的信息；CON接收到頻率誤差計數器的內容後即可判斷兩者的大小關係，並根據校準算法控制DCO頻率向目標頻率和精度收斂；DCO是定製設計的數字控制振蕩器，其頻率由CON給出的控制字調節。通過本結構實現在無晶體振蕩器的條件下輸出高頻率精度的時鐘並保持時鐘頻率，用於USB、光纖通信、射頻識別等領域時鐘的恢復。
文檔編號H04L7/04GK102739390SQ20111009338
公開日2012年10月17日 申請日期2011年4月14日 優先權日2011年4月14日
發明者高慧 申請人:北京中電華大電子設計有限責任公司