非易失性存儲裝置以及非易失性存儲裝置的數據寫入方法
2023-12-11 17:01:57
專利名稱：非易失性存儲裝置以及非易失性存儲裝置的數據寫入方法
技術領域：
本發明涉及一種非易失性存儲裝置以及非易失性存儲裝置的數據寫入方法。
背景技術：
在非易失性存儲裝置中，施加在非易失性存儲元件的幹擾電壓的對策之一是字線和位線的層次化(參考專利文獻1特開平8-222649號公報)。例如，在位線由主位線和副位線組成的非易失性存儲裝置中，主位線與多條副位線連接，通過控制設置在各條副位線的選擇開關，提供給主位線的電壓被提供給與期望的存儲電晶體連接的副位線。這樣，電壓不會提供給沒有連接期望的存儲電晶體的副位線，因此，具有抑制幹擾電壓的效果。
但是，除了期望的存儲電晶體之外還向存儲電晶體的控制柵施加無用的電壓，功耗大。
發明內容
鑑於上述的技術問題，本發明的目的在於，提供一種降低功耗和非易失性存儲元件的毀損的非易失性存儲裝置以及非易失性存儲裝置的數據寫入方法。
本發明涉及一種非易失性存儲裝置，其特徵在於，包括多個存儲單元塊，其在行方向上排列N(N為大於等於2的整數)個、在列方向上排列L(L為大於等於2的整數)個，各個存儲單元塊具有M(M為大於等於2的整數)個存儲單元；多條字線；多條第一控制柵極線；以及多條位線；所述多個存儲單元的每個包括非易失性存儲元件、字線開關，所述非易失性存儲元件的一端與所述字線開關的一端連接；所述多條字線的每條，共同連接所述多個存儲單元中的排列在行方向上的N個存儲單元塊中的存儲單元的所述字線開關的柵電極；所述多條位線的每條，共同連接所述多個存儲單元中的排列在列方向上的L個存儲單元的所述字線開關的另一端；所述多條第一控制柵極線的每條配置在各個存儲單元塊中，以便共同連接各個存儲單元塊內的所述M個存儲單元的所述非易失性存儲元件的控制柵電極；在被選擇的存儲單元塊的存儲單元中進行數據寫入的時候，向連接在所述被選擇的存儲單元塊的存儲單元的字線施加字線寫入電壓，使所述被選擇的存儲單元塊的存儲單元的所述字線開關成為ON；向連接在所述被選擇的存儲單元塊的存儲單元的位線施加位線寫入電壓；向配置在所述被選擇的存儲單元塊中的第一控制柵極線施加控制柵極線寫入電壓。
根據本發明，可以向配置在被選擇的存儲單元塊中的第一控制柵極線施加控制柵極線寫入電壓，而不會向配置在除了被選擇的存儲單元塊之外的存儲單元塊中的第一控制柵極線施加控制柵極線寫入電壓。因此，可以降低數據寫入時的功耗。
另外，本發明還涉及一種非易失性存儲裝置，其特徵在於，包括Y解碼器，其輸出多個位線選擇信號；M×N個位線開關，通過所述多個位線選擇信號的每個被ON/OFF控制，在行方向上排列的N個存儲單元塊的每個連接有M條位線，與所述M條位線對應的M個位線開關的每個的一端連接在所述M條位線的每個，另一端連接在M條數據總線的各條信號線，在所述被選擇的存儲單元塊的存儲單元中進行數據寫入的時候，向所述數據總線的各條信號線提供所述位線寫入電壓或位線非選擇電壓，所述Y解碼器將所述位線選擇信號設置為激活，使連接在對應於所述被選擇的存儲單元塊的所述M條位線的位線開關成為ON，所述位線選擇信號用於控制與連接在所述被選擇的存儲單元塊的存儲單元的位線連接的位線開關，通過將施加在所述數據總線的各條信號線的電壓提供給對應於所述被選擇的存儲單元塊的所述M條位線的每條，向連接在所述被選擇的存儲單元塊的存儲單元的位線施加所述位線寫入電壓或所述位線非選擇電壓。
根據本發明，可以向對應於被選擇的存儲單元塊的位線施加位線寫入電壓，而不會向對應於除了被選擇的存儲單元塊之外的存儲單元塊的位線施加位線寫入電壓。因此，在數據寫入時，可以防止除了被選擇的存儲單元塊之外的存儲單元塊的存儲單元的毀損。
另外，本發明還涉及一種非易失性存儲裝置，其特徵在於，包括多條第二控制柵極線，配置在所述多個存儲單元塊的每個的第一控制柵極線的一端連接在第一控制柵極開關的一端，所述多條第二控制柵極線的每條，將連接在排列在列方向上的L個存儲單元塊的每個的所述第一控制柵極開關的另一端共同連接，所述第一控制柵極開關的ON/OFF由字線控制，在所述被選擇的存儲單元塊的存儲單元中進行數據寫入的時候，向第二控制柵極線施加所述控制柵極線寫入電壓，所述第二控制柵極線與所述第一控制柵極開關連接，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，在所述多條第二控制柵極線中，向未與所述第一控制柵極開關連接的第二控制柵極線施加控制柵極線非選擇電壓，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，向連接在所述被選擇的存儲單元塊的字線施加所述字線寫入電壓，使所述第一控制柵極開關成為ON，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，向配置在所述被選擇的存儲單元塊中的第一控制柵極線提供所述控制柵極線寫入電壓。
根據本發明，可以向第二控制柵極線施加控制柵極線寫入電壓，該第二控制柵極線與配置在被選擇的存儲單元塊中的第一控制柵極開關連接，而向其它第二控制柵極線施加控制柵極線非選擇電壓，因此，可以不向配置在與被選擇的存儲單元塊不同的列中的存儲單元塊的第一控制柵極線提供控制柵極線寫入電壓。因此，可以降低數據寫入時的功耗。
另外，本發明還涉及一種非易失性存儲裝置，其特徵在於，基於所述位線選擇信號，向所述多條第二控制柵極線的每條提供所述控制柵極寫入電壓，在所述被選擇的存儲單元塊的存儲單元中進行數據寫入的時候，基於被設置為激活的所述位線選擇信號，向第二控制柵極線施加所述控制柵極線寫入電壓，所述第二控制柵極線與所述第一控制柵極開關連接，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，在所述多個第二控制柵極線中，基於被設置為未激活的所述位線選擇信號，向未與所述第一控制柵極開關連接的第二控制柵極線施加控制柵極線非選擇電壓，所述第一控制柵極開關對應於所述被選擇的存儲單元塊。
根據本發明，基於被設置為未激活的位線選擇信號，向第二控制柵極線施加控制柵極線寫入電壓或控制柵極線非選擇電壓。
另外，本發明還涉及一種非易失性存儲裝置，其特徵在於，在所述多條第一控制柵極線的每條上連接由字線ON/OFF控制的第二控制柵極開關的一端，所述第二控制柵極開關的另一端被接地，在所述被選擇的存儲單元塊的存儲單元中進行數據寫入的時候，所述第二控制柵極開關被設置為OFF，所述第二控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，在所述多條字線中，向未連接配置在所述被選擇的存儲單元塊的字線施加字線非選擇電壓，所述第二控制柵極開關被設置為ON，所述第二控制柵極開關與配置在存儲單元塊中的第一控制柵極線連接，所述存儲單元塊與施加了所述字線非選擇電壓的字線連接，在所述多個存儲單元塊中，配置在與所述被選擇的存儲單元塊的行不同的行的存儲單元塊內的第一控制柵極線被接地。
根據本發明，在被選擇的存儲單元塊的存儲單元中進行數據寫入的時候，配置在與被選擇的存儲單元塊的行不同的行的存儲單元塊內的第一控制柵極線被接地。因此，可以防止配置在與被選擇的存儲單元塊的行不同的行的存儲單元塊中的存儲單元的毀損。
另外，本發明涉及一種非易失性存儲裝置的數據寫入方法，所述非易失性存儲裝置包括多個存儲單元塊，其在行方向上排列N(N為大於等於2的整數)個、在列方向上排列L(L為大於等於2的整數)個，各個存儲單元塊具有M(M為大於等於2的整數)個存儲單元；多條字線，其共同連接非易失性存儲元件的一端與字線開關的一端連接而形成的多個存儲單元中的排列在行方向上的M×N個存儲單元的字線開關的柵電極；多條第一控制柵極線，其共同連接各個存儲單元塊內的所述M個存儲單元的所述非易失性存儲元件的控制柵電極；以及多條位線，其共同連接排列在列方向上的L個存儲單元的所述字線開關的另一端，其特徵在於，在被選擇的存儲單元塊的存儲單元中進行數據寫入的時候，向連接在所述被選擇的存儲單元塊的存儲單元的字線施加字線寫入電壓，使所述被選擇的存儲單元塊的存儲單元的字線開關成為ON；向連接在所述被選擇的存儲單元塊的存儲單元的位線施加位線寫入電壓；向配置在所述被選擇的存儲單元塊中的第一控制柵極線施加控制柵極線寫入電壓。
另外，本發明還涉及一種非易失性存儲裝置的數據寫入方法，其特徵在於，在所述被選擇的存儲單元塊的存儲單元中進行數據寫入的時候，向數據總線的各條信號線提供所述位線寫入電壓或位線非選擇電壓，所述數據總線與一端與M條位線的每條連接的M個位線開關的另一端連接，將所述位線選擇信號設置為激活，將連接在對應於所述被選擇的存儲單元塊的所述M條位線的位線開關成為ON，所述位線選擇信號用於控制與連接在所述被選擇的存儲單元塊的存儲單元的位線連接的位線開關，通過將施加在所述數據總線的各條信號線的電壓提供給對應於所述被選擇的存儲單元塊的所述M條位線的每條，向連接在所述被選擇的存儲單元塊的存儲單元的位線施加所述位線寫入電壓或所述位線非選擇電壓。
另外，本發明還涉及一種非易失性存儲裝置的數據寫入方法，其特徵在於，在所述被選擇的存儲單元塊的存儲單元中進行數據寫入的時候，向第二控制柵極線施加所述控制柵極線寫入電壓，所述第二控制柵極線與所述第一控制柵極開關連接，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，在所述多個第二控制柵極線中，向未與所述第一控制柵極開關連接的第二控制柵極線施加控制柵極線非選擇電壓，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，向連接在所述被選擇的存儲單元塊的字線施加所述字線寫入電壓，使所述第一控制柵極開關成為ON，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，向配置在所述被選擇的存儲單元塊中的第一控制柵極線提供所述控制柵極線寫入電壓。
另外，本發明還涉及一種非易失性存儲裝置的數據寫入方法，其特徵在於，在所述被選擇的存儲單元塊的存儲單元中進行數據寫入的時候，基於被設置為激活的所述位線選擇信號，向第二控制柵極線施加所述控制柵極線寫入電壓，所述第二控制柵極線與所述第一控制柵極開關連接，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，在所述多個第二控制柵極線中，基於被設置為未激活的所述位線選擇信號，向未與所述第一控制柵極開關連接的第二控制柵極線施加控制柵極線非選擇電壓，所述第一控制柵極開關對應於所述被選擇的存儲單元塊。
另外，本發明還涉及一種非易失性存儲裝置的數據寫入方法，其特徵在於，在所述被選擇的存儲單元塊的存儲單元中進行數據寫入的時候，所述第二控制柵極開關被設置為OFF，所述第二控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，在所述多條字線中，向未連接配置在所述被選擇的存儲單元塊的字線施加字線非選擇電壓，所述第二控制柵極開關被設置為ON，所述第二控制柵極開關與配置在存儲單元塊中的第一控制柵極線連接，所述存儲單元塊與施加了所述字線非選擇電壓的字線連接，在所述多個存儲單元塊中，配置在與所述被選擇的存儲單元塊的行不同的行的存儲單元塊內的第一控制柵極線被接地。
圖1是表示本實施例中的非易失性存儲裝置的電路圖；圖2是表示本實施例中的非易失性存儲裝置的存儲單元的電路圖；圖3是表示本實施例中的存儲單元的一個示例的電路圖；圖4是表示圖1所示的存儲單元陣列的局部電路圖；圖5是表示圖4所示的存儲單元陣列中的選擇存儲單元塊的電路圖；
圖6是表示圖4所示的存儲單元陣列的另一存儲單元塊的電路圖；圖7是表示圖4所示的存儲單元陣列中的另一存儲單元塊的電路圖；圖8是表示圖4所示的存儲單元陣列中的另一存儲單元塊的電路圖；圖9是表示本實施例所涉及的比較例的存儲單元陣列的電路圖；圖10是表示包括本實施例的非易失性存儲裝置的電光學裝置的框圖。
具體實施例方式
下面參照附圖，對本發明的實施例進行詳細說明。以下說明的實施例並不是對權利要求範圍內所述的本發明內容的不當限定。還有，以下說明的結構的全部未必是本發明必須的結構要件。
1.存儲單元陣列圖1示出了非易失性存儲裝置1000的電路圖。非易失性存儲裝置1000包括字線電平移位器100、位線電平移位器200、地址緩衝器400、地址預解碼器410、X解碼器420、Y解碼器430、以及存儲單元陣列500，但並不限定於此。例如，非易失性存儲裝置1000可以不包括地址緩衝器400、地址預解碼器410。在下面的圖中相同符號表示相同的意思。
本實施例的非易失性存儲裝置1000，通過地址總線AB和數據總線DB進行數據的寫入和讀出。數據總線DB由M(M為大於等於2的整數)條數據線DL1～DLM構成。
如果地址信息通過地址總線AB被儲存在地址緩衝器400中，地址預解碼器410就進行解碼處理，向X解碼器420和Y解碼器430輸出解碼結果。X解碼器420根據來自地址預解碼器410的解碼處理結果，向各個字線電平移位器100輸出激活或未激活字線選擇信號。
各個字線電平移位器100根據來自X解碼器420的字線選擇信號，將提供給字線電平移位器100的兩種電壓例如通過2條字線提供給存儲單元陣列500。具體地，例如當來自X解碼器420的字線選擇信號被設定為激活的時候，字線電平移位器100A將輸入至字線電平移位器100A的輸入WV1的電壓提供給字線WLA1，將接地電平的電壓提供給字線WLB1。相反，當來自X解碼器420的字線選擇信號被設定為未激活的時候，將輸入至字線電平移位器100A的輸入WV1的電壓提供給字線WLB1，將接地電平的電壓提供給字線WLA1。並且，根據數據的寫入、擦除、讀出的各個動作適當設定被輸入至各個字線電平移位器100的輸入WV1～WV1x(x為大於等於2的整數)的電壓，動作的詳細情況在後面說明。
在存儲單元陣列500中，在行方向X上排列N(N為大於等於2的整數)個、在列方向Y上排列L(L為大於等於2的整數)個存儲單元塊。各個存儲單元塊包括M(M為大於等於2的整數)個存儲單元300。另外，存儲單元陣列500包括沿著列方向Y延伸形成的多個(例如N×M條)位線BL11～BLNM。存儲單元300由字線開關WLS和非易失性存儲元件310構成。字線開關WLS例如由CMOS開關構成。連接在各個字線電平移位器100的2條字線的一方，連接排列在行方向X的各個存儲單元300的字線開關WLS的柵電極的一方。連接在各個字線電平移位器100的2條字線的另一方，連接排列在行方向X的各個存儲單元300的字線開關WLS的柵電極的另一方。具體地，例如在連接在字線電平移位器100A的字線WLA1、WLB1中，字線WLA1連接排列在行方向X的各個存儲單元300的字線開關WLS的柵電極的一方。另外，字線WLB1連接排列在行方向X的各個存儲單元300的字線開關WLS的柵電極的另一方。
各個存儲單元300的字線開關WLS的一端與非易失性存儲元件310的源極或漏極連接。在多個存儲單元300中，排列在列方向Y的各個存儲單元300的字線開關WLS的另一端共同連接在位線。具體地，例如排列在列方向Y的各個存儲單元300的字線開關WLS的另一端共同連接在位線BL11。
另外，在存儲單元陣列500中，排列有多個第一控制柵極線(廣義上為第一控制柵極線)CG11～CGxN，例如沿著行方向X排列有N條第一控制柵極線CG11～CG1N。另外，在列方向Y上，排列有x條控制柵極線CG11～CGx1。各條第一控制柵極線CG11～CGxN共同連接M個存儲單元300的非易失性存儲元件310的柵電極。並且，各條第一控制柵極線CG11～CGxN與第一控制柵極開關CGS11～CGSxN的一端連接。第一控制柵極開關CGS11～CGSxN例如由CMOS開關構成，但並不限定於此。具體地，例如控制柵極線CG11與第一控制柵極開關CGS11的一端連接，並共同連接M個存儲單元300的非易失性存儲元件310的柵電極。
在各個第一控制柵極開關CGS11～CGSxN的柵電極上連接有字線。連接在各個字線電平移位器100的2條字線的一方，將連接在沿著行方向X排列的N條第一控制柵極線的N個第一控制柵極開關的柵電極的一方共同連接。連接在各個字線電平移位器100的2條字線的另一方，將連接在沿著行方向X排列的N條第一控制柵極線的N個第一控制柵極開關的柵電極的另一方共同連接。具體地，例如字線WLA1共同連接N個第一控制柵極開關CGS11～CGS1N的柵電極的一方，字線WLB1共同連接N個第一控制柵極開關CGS11～CGS1N的柵電極的另一方。
並且，各個第一控制柵極線CG11～CGxN與第二控制柵極開關CGG11～CGGxN的一端連接。第二控制柵極開關CGG11～CGGxN例如由NMOS開關構成，但並不限定於此。在多個第二控制柵極開關CGG11～CGGxN中，例如沿著行方向X排列的第二控制柵極開關的柵電極通過連接在各個字線電平移位器100的2條字線中的任意一方的字線被共同連接。具體地，例如第一控制柵極線CG11與第二控制柵極開關CGG11的一端連接。各個第二控制柵極開關CGG11～CGGxN的另一端與GND連接。各個第二控制柵極開關CGG11～CGG1N的柵電極例如通過字線WLB1被共同連接，但並不限定於此。各個第二控制柵極開關CGG11～CGG1N的柵電極可以以提供與WLB1同相的信號的方式連接。
另外，在存儲單元陣列500中，例如排列有N條第二控制柵極線，各個第二控制柵極線將沿著列方向Y排列的各個第一控制柵極開關的另一端共同連接，與後述的各個控制柵極線電平移位器201連接。具體地，例如第二控制柵極線CGL1將各個第一控制柵極開關CGS11～CGSx1的另一端共同連接，與控制柵極線電平移位器201連接。
各條位線BL11～BLNM與各個位線開關BLS11～BLSNM的一端連接。各個位線開關BLS11～BLSNM例如由CMOS開關構成，但並不限定於此。另外，各個位線開關BLS11～BLSNM的另一端與數據總線DB的數據線DL1～DLM連接，各條位線BL11～BLNM通過各個位線開關BLS11～BLSNM與數據總線DB連接。
具體地，例如數據線DL1～DLM通過位線開關BLS11～BLS1M與位線BL11～BL1M連接。另外，數據線DL1～DLM例如通過位線開關BLS21～BLS2M與位線BL21～BL2M連接。
通過各個位線電平移位器200進行各個位線開關BLS11～BLSNM的ON/OFF的控制。各個位線電平移位器200根據各條選擇信號線SL1～SLN的選擇信號，例如進行M個位線開關BLS11～BLS1M的ON/OFF的控制。具體地，從選擇信號線SL1接收被設定為激活的選擇信號的位線電平移位器200，例如將M個位線開關BLS11～BLS1M設定為ON。
另外，在數據寫入的時候，例如從Y解碼器430向程序信號線PRG提供激活的信號(例如高電平的信號或電壓Vpp)。各個控制柵極線電平移位器201與各個「與」電路202的輸出連接。「與」電路202隻要是能進行「與」運算的電路就可以。各個「與」電路202的輸入的一方與程序信號線PRG連接。各個「與」電路202的輸入的另一方與各條選擇信號線SL1～SLN互斥地連接。即，進行數據寫入的時候，向程序信號線PRG和各條選擇信號線SL1～SLN的任一方提供激活的信號，因此，各個「與」電路202中的任一個將高電平的信號輸出至控制柵極線電平移位器201。這樣，在各條第二控制柵極線CGL1～CGLN中，向對應的第二控制柵極線提供輸入至控制柵極線電平移位器201的輸入CV1的電壓。例如，向控制柵極線電平移位器201的輸入CV1提供控制柵極寫入電壓(例如8V)。
並且，例如非易失性存儲元件310如果是通過向浮動柵注入和放出電子的方法進行數據寫入和擦除等的元件，在各個非易失性存儲元件310的浮動柵上可以連接有擦除線ERL。在本實施例中，將具有浮動柵的非易失性存儲元件310作為例子說明，但並不限定於此。
圖2是示出存儲單元300的結構的電路圖。存儲單元300的字線開關WLS的柵電極的一方與字線WLA1～WLAx的任一條(例如字線WLA1)連接，字線開關WLS的柵電極的另一方與字線WLB1～WLBx的任一條(例如字線WLB1)連接。另外，字線開關WLS的一端與各條位線BL11～BLNM的任一條(例如位線BL11)連接，字線開關WLS的另一端與非易失性存儲元件310的例如漏極(或源極)連接。此時，非易失性存儲元件310的源極(或漏極)例如接地，被提供接地電平的電壓。非易失性存儲元件310的控制柵極CGT與各條第一控制柵極線CG11～CGxN(例如第一控制柵極線CG11)連接。在非易失性存儲元件310的浮動柵上連接有擦除線ERL，但並不限定於此。各個存儲單元300也可以不連接擦除線ERL。
例如，如果向字線WLA1提供高電平的信號，向字線WLB1提供低電平的信號，那麼字線開關WLS被設定為ON狀態。因此，例如位線BL11和非易失性存儲元件310的例如漏極電連接。即，通過2條字線WLA1、WLB1，字線開關WLS被設定為ON狀態，對存儲單元300進行數據寫入和數據讀出等。
對圖2的存儲單元300進行數據寫入的時候，通過2條字線WLA1、WLB1，字線開關WLS被設定為ON狀態，向位線BL11提供位線寫入電壓(例如8V)，向第一控制柵極線CG11提供控制柵極寫入電壓(例如8V)。對圖2的存儲單元300進行數據讀出的時候，向第一控制柵極線CG11提供控制柵極讀出電壓(例如0V)。並且，對存儲單元300進行數據擦除的時候，向各條擦除線ERL施加擦除電壓(例如20V)。表1示出了對圖2的存儲單元300進行數據寫入、數據讀出、以及數據擦除的各種動作的時候的工作電壓。並且，在數據寫入的時候，向存儲單元300寫入數據的時候位線寫入電壓例如被設定為8V，向存儲單元300不寫入數據的時候位線寫入電壓例如被設定為接地電平。另外，在數據讀出的時候，用讀出放大器等檢測出位線BL11的電壓。
表1
在本實施例中，非易失性存儲元件310使用單層多晶矽型的存儲元件，但並不限定於此。本發明可以適用於浮動柵的電子注入和放出的非易失性存儲元件。例如，除了單層多晶矽型的存儲元件，還可以將迭式的非易失性存儲元件(例如在浮動柵的上方層壓控制柵的PROM、MONOS型的存儲元件等)用於非易失性存儲元件310中。
圖3是示出了非易失性存儲元件310的結構的電路圖。在單層多晶矽型的非易失性存儲元件310中，雜質擴散區域312的動作與圖2的控制柵極CGT的動作相同。示出用虛線圍繞的部分的符號314起到浮動柵的功能，進行數據寫入的時候，向用該符號314表示的浮動柵注入電子。雜質擴散區域312例如與第一控制柵極線CG11連接。字線開關WLS的一端例如與位線BL11連接，字線開關WLS的另一端與電晶體316連接。如果向字線WLA1提供高電平的信號，字線開關WLS成為ON狀態，位線BL11與電晶體316電連接。
2.數據寫入圖4是用於表示圖1所示的非易失性存儲裝置1000的局部電路圖。非易失性存儲裝置1000以存儲單元塊為單位進行數據寫入。在本實施例的存儲單元陣列500中，在行方向X上配置有N(N為大於等於2的整數)個存儲塊，而在列方向Y上配置有L個(L為大於等於2的整數)存儲塊。存儲單元塊由M個存儲單元300構成，例如，如圖4中的A1-A4所示。
例如，下面對將數據寫入到存儲單元塊A1中的情況加以說明。在這種情況下，存儲單元塊A1被稱為選擇存儲單元塊，而包括存儲單元塊A2～A4在內的其它存儲單元塊被稱為非選擇存儲單元塊。
X解碼器420作為字線選擇信號將被設置為激活的信號(例如，高電平信號)輸出到字線電平移位器100A，而將被設置為未激活的信號(例如，低電平信號)輸出到其它的字線電平移位器100。
Y解碼器430向選擇信號線SL1提供被設置為激活的選擇信號，而將未激活的選擇信號提供給另外的(N-1)條選擇信號線SL2-SLN。並且，Y解碼器430還將激活的信號(例如，高電平信號或者電壓Vpp)提供給程序信號線PRG。
位線寫入電壓或接地電平的電壓(廣義地說是位線非選擇電壓)被提供給構成數據總線DB的M條數據線DL1-DLM中的每一條數據線。
字線電平移位器100A從X解碼器420接收被設置為激活的信號(例如，高電平信號)，並將輸入到字線電平移位器100A的輸入WV1中的寫入字線選擇電壓(廣義地說是字線寫入電壓，例如8V)提供給字線WLA1，同時將接地電平的電壓提供給字線WLB1。由此，將選擇存儲單元塊A1以及與選擇存儲單元塊A1排列在同一行的存儲單元塊內(例如，存儲單元塊A3內)的字線開關WLS和第一控制柵極開關CGS11-CGS1N設置為ON狀態，而將選擇存儲單元塊A1以及存儲單元塊A3內的第二控制柵極開關CGG11-CGG1N設置為OFF狀態。此外，由於X解碼器420將未激活的信號(例如，低電平信號)輸出到除字線電平移位器100A之外的其它字線電平移位器100中，從而與選擇存儲單元塊A1排列在不同的行的存儲單元塊(例如，存儲單元塊A2、A4)內的字線開關WLS以及第一控制柵極開關CGS21-CGSxN被設置為OFF狀態，而第二控制柵極開關CGG21-CGGxN被設置為ON狀態。
另一方面，位線電平移位器200A通過選擇信號線SL1接收激活的選擇信號(例如，高電平信號)，並將位線開關BLS11-BLS1M設置為ON。從而，使各條位線BL11-BL1M與各條數據線DL1-DLM電連接。
剩下的各個位線電平移位器200均接收未激活的選擇信號，並將位線BL21～BLNM中相應的位線開關設為OFF。
此外，由於向程序信號線PRG以及選擇信號線SL1提供激活的信號，所以連接到控制柵極線電平移位器201A的「與」電路202A將高電平信號輸出給控制柵極線電平移位器201A。由此，控制柵極線電平移位器201A將提供給輸入CV1的電壓，即，控制柵寫入電壓(例如8V)提供給第二控制柵極線CGL1。剩下的各個控制柵極線電平移位器201利用提供給各選擇信號線SL2-SLN的未激活的選擇信號將接地電平的電壓(廣義地說是控制柵極非選擇電壓)提供給第二控制柵極線CGL2～CGLN中相應的第二控制柵極線。
在此，使用圖5～圖8，對寫入動作中的存儲單元塊A1-A4的工作電壓進行描述。此外，在圖5～圖8的各存儲塊A1-A4中，例如，沿行方向X排列著M個存儲單元300，但是為了簡化說明，省略了一部分存儲單元300。
圖5是用於表示存儲單元塊A1，即，選擇存儲單元塊A1的電路圖。通過字線電平移位器100A向字線WLA1施加寫入字線選擇電壓(廣義地說是字線寫入電壓)，同時向字線WLB1施加接地電平的電壓。由此，將包括存儲單元300A和300B的選擇存儲單元塊A1內的存儲單元300的字線開關WLS以及選擇存儲單元塊A1的第一控制柵極開關CGS11設置為ON。這時，由於向第二控制柵極線CGL1提供控制柵極寫入電壓，所以通過將第一控制柵極開關CGS11設置為ON，從而將控制柵極寫入電壓提供給選擇存儲單元塊A1的第一控制柵極線CG11。即，向包括存儲單元300A和300B的選擇存儲單元塊A1內的存儲單元300的控制柵極CGT施加控制柵極寫入電壓。此外，由於將接地電平的電壓施加於字線WLB1，所以選擇存儲單元塊A1的第二控制柵極開關CGG11被設置為OFF。
例如，當對存儲單元300A寫入數據時，將位線寫入電壓提供給圖3中的數據總線DB的數據線DL1。由於與選擇存儲單元塊A1對應的位線開關BLS11～BLS1M被設置為ON，所以位線寫入電壓被提供到位線BL11。也就是說，將控制柵極寫入電壓(例如，8V)施加於存儲單元300A的非易失性存儲元件310的控制柵極CGT，並通過位線開關WLS將位線寫入電壓施加在存儲單元300A的非易失性存儲元件310的例如漏極上。即，在存儲單元300A的非易失性存儲元件310中進行數據寫入。此外，雖然存儲單元300A的非易失性存儲元件310的例如源極接地，但並不局限於此。在寫入數據時，也可以將接地電平的電壓提供給存儲單元300A的非易失性存儲元件310的例如源極。
而且，例如，當不對存儲單元300B進行數據寫入時，將接地電平的電壓(廣義地說是位線非選擇電壓)提供給圖3中的數據總線DB的數據線DLM。由於與選擇存儲單元塊A1對應的位線開關BLS11～BLS1M被設置為ON，所以接地電平的電壓被提供到位線BL1M。也就是說，將控制柵極寫入電壓(例如，8V)施加於存儲單元300B的非易失性存儲元件310的控制柵極CGT，並通過位線開關WLS將接地電平的電壓施加在存儲單元300B的非易失性存儲元件310的例如漏極上。即，對存儲單元300B的非易失性存儲元件310未進行數據寫入。
圖6是用於表示存儲單元塊A2的電路圖。通過字線電平移位器100向字線WLAx施加字線非選擇電壓(例如，接地電平的電壓)，同時向字線WLBx施加高電平電壓(例如，8V)。由此，將存儲單元塊A2內的存儲單元300的字線開關WLS以及存儲單元塊A2的第一控制柵極開關CGSx1設置為OFF。並且，由於將高電平電壓施加於位線WLBx，所以存儲單元塊A2的第二控制柵極開關CGGx1被設置為ON。這時，雖然將控制柵極寫入電壓提供給第二控制柵極線CGL1，但是通過將第一控制柵極開關CGS11設置為OFF，從而未將控制柵極寫入電壓提供給存儲單元塊A2的第一控制柵極線CGx1。此外，由於存儲單元塊A2的第二控制柵極開關CGGx1被設置為ON，所以接地電平的電壓被提供給存儲單元塊A2的第一控制柵極線CGx1。即，接地電平的電壓(廣義地說是控制柵極線非選擇電壓)被施加到存儲單元塊A2內的存儲單元300的控制柵CGT。
當進行上述的電壓施加時，即使位線寫入電壓被提供給與存儲單元塊A2對應的M條位線BL11～BL1M中的至少任意一條，由於存儲單元塊A2的字線開關WLS是OFF，所以不會將位線寫入電壓提供給存儲單元300的非易失性存儲元件310的例如漏極。此外，將接地電平的電壓施加於存儲單元塊A2的存儲單元300的非易失性存儲元件310的控制柵極CGT。即，即使對圖5所示的選擇存儲單元塊A1的存儲單元300寫入數據，也不會將數據寫入到存儲單元塊A2內的M個存儲單元300中。
圖7是用於表示存儲單元塊A3的電路圖。通過字線電平移位器100A向字線WLA1施加寫入字線選擇電壓(廣義地說是字線寫入電壓)，同時向字線WLB1施加接地電平的電壓。由此，將存儲單元塊A3內的存儲單元300的字線開關WLS以及存儲單元塊A3的第一控制柵極開關CGS12設置為ON。這時，由於向第二控制柵極線CGL2提供接地電平的電壓(廣義地說是控制柵極線非選擇電壓)，所以即使第一控制柵極開關CGS12被設置為ON，也將接地電平的電壓提供給存儲單元塊A3的第一控制柵極線CG12，而不提供控制柵極寫入電壓。即，向存儲單元塊A3內的存儲單元300的控制柵極CGT施加接地電平的電壓，而不施加控制柵極寫入電壓。此外，由於將接地電平的電壓施加於字線WLB1，所以存儲單元塊A3的第二控制柵極開關CGG12被設置為OFF。
而且，由於通過圖1所示的Y解碼器430將被設置為未激活的信號(例如，低電平信號)提供給選擇信號線SL2-SLN，所以未將位線寫入電壓從數據總線DB的各數據線DL1～DLM提供給對應於存儲單元塊A3的M條位線BL21～BL2M。因此，存儲單元塊A3的存儲單元300的非易失性存儲元件310的例如漏極被設置為例如浮動狀態。也就是說，由於將接地電平的電壓施加於存儲單元塊A3的存儲單元300的非易失性存儲元件310的控制柵極CGT，並且還將接地電平的電壓提供給該存儲元件310的例如源極，並將該存儲元件310的例如漏極設置為浮動狀態，從而未將數據寫入到存儲單元塊A3的存儲單元300中。即，即使對圖5中的選擇存儲單元塊A1的存儲單元300進行數據寫入，也不會將數據寫入到存儲單元塊A3內的M個存儲單元300中。
圖8是用於表示存儲單元塊A4的電路圖。通過字線電平移位器100向字線WLAx施加字線非選擇電壓(例如，接地電平的電壓)，同時向字線WLBx施加高電平電壓(例如，8V)。由此，將存儲單元塊A4內的存儲單元300的字線開關WLS以及存儲單元塊A4的第一控制柵極開關CGSx2設置為OFF。並且，由於向字線WLBx施加高電平電壓，所以存儲單元塊A4的第二控制柵極開關CGGx2被設置為ON。此外，將接地電平的電壓(廣義地說是控制柵極非選擇電壓)提供給第二控制柵極線CGL2。此外，由於存儲單元塊A4的第二控制柵極開關CGGx2被設置為ON，所以接地電平的電壓被提供給存儲單元塊A4的第一控制柵極線CGx2。即，接地電平的電壓被施加到存儲單元塊A4內的存儲單元300的控制柵CGT(廣義地說是控制柵極線非選擇電壓)。
此外，由於通過圖1所示的Y解碼器430將被設置為未激活的信號(例如，低電平信號)提供給選擇信號線SL2～SLN，所以未將位線寫入電壓從數據總線DB的各數據線DL1～DLM提供給對應於存儲單元塊A4的M條位線BL21-BL2M。因此，存儲單元塊A4的存儲單元300的非易失性存儲元件310的例如漏極被設置為例如浮動狀態。也就是說，由於將接地電平的電壓施加於存儲單元塊A4的存儲單元300的非易失性存儲元件310的控制柵極CGT，並且還將接地電平的電壓提供給該存儲元件310的例如源極，並將該存儲元件310的例如漏極設置為浮動狀態，從而未將數據寫入到存儲單元塊A4的存儲單元300中。即，即使對圖5中的選擇存儲單元塊A1的存儲單元300進行數據寫入，也不會將數據寫入到存儲單元塊A4內的M個存儲單元300中。
3.比較例和本實施例的效果圖9是用於表示本實施例所涉及的比較例的存儲單元陣列700的電路圖。存儲單元陣列700包括多條位線710、多條控制柵極線720、多條字線730和多個存儲單元760，但並不局限於此。存儲單元陣列700也可以省略例如字線730而構成。存儲單元760包括選擇電晶體740和非易失性存儲元件750，但並不局限於此。其也可以省略選擇電晶體740而構成。在存儲單元陣列700中，例如沿著行方向X排列著M×N個存儲單元760。
例如，當對存儲單元760A寫入數據時，將字線選擇電壓施加於字線730A，將控制柵極線寫入電壓施加於控制柵極線720A，並將位線寫入電壓施加於位線710A。由此，存儲單元760A的選擇電晶體740變為ON，數據被寫入到存儲單元760A中。
這時，控制柵極線720A將控制柵極線寫入電壓提供給M×N個存儲單元760。如果增加所連接的存儲單元760的數目，柵電極的電容和布線的電容會增大，並且還會增加數據寫入時的功耗。並且，由於對不進行數據寫入的存儲單元760施加了不必要的電壓，所以可能會導致非易失性存儲元件750的毀損和數據的誤寫入及誤擦除。
對此，本實施例的非易失性存儲裝置1000能夠解決上述問題。在本實施例的非易失性存儲裝置1000中，當對例如圖3所示的選擇存儲單元塊A1進行數據寫入時，將控制柵極線寫入電壓提供給選擇存儲單元塊A1內的第一控制柵極線CG11和第二控制柵極線CGL1，並且向其它的第一控制柵極線CG12～CGxN及其它的第二控制柵極線CGL2～CGLN提供控制柵極線非選擇電壓，但不提供控制柵極線寫入電壓。
由此，未對除選擇存儲單元塊A1之外的其它存儲單元塊的非易失性存儲元件310的控制柵極CGT施加控制柵極線寫入電壓，從而有助於降低功耗和防止非易失性存儲元件310的毀損。
此外，在本實施例的非易失性存儲裝置1000中，當對例如圖4所示的選擇存儲單元塊A1進行數據寫入時，由於第二控制柵極開關CGG21～CGGxN被設置為ON狀態，所以連接到非選擇存儲單元塊中的、排列在與選擇存儲單元塊A1不同的行的存儲單元塊(例如，存儲單元塊A2和A4)內的存儲單元300的第一控制柵極線CG21～CGxN被設置為接地電平。即，由於能在寫入數據時，將施加於與選擇存儲單元塊A1排列在不同的行的存儲單元塊(例如，存儲單元塊A2和A4)內的非易失性存儲元件310的控制柵CGT的電壓設置為接地電平，所以可以防止誤寫入等。
如上所述，在本實施例的非易失性存儲裝置1000中，由於未將位線寫入電壓及控制柵極線寫入電壓提供給除所選擇的存儲單元塊(例如，選擇存儲單元塊A1)之外的其它存儲單元塊內的存儲單元300，所以能夠防止數據寫入時，對非選擇存儲單元300的誤寫入及誤擦除等。
此外，讀取數據時，由於將未激活的信號(例如低電平信號或者電壓0V)提供給程序信號線PRG，所以通過各控制柵極線電平移位器201向各第二控制柵極線CGL1～CGLN提供接地電平的電壓(廣義地說是控制柵極線非選擇電壓)。即，讀取數據時，由於未向各存儲單元300的控制柵極CGT施加控制柵極線選擇電壓，所以有助於防止存儲單元300的毀損，降低功耗。
4.電光學裝置圖10是用於表示包括非易失性存儲裝置1000的電光學裝置2000的框圖。電光學裝置2000包括顯示面板2100和用於驅動顯示面板2100的顯示驅動器2200。顯示驅動器2200包括非易失性存儲裝置1000。
通過將非易失性存儲裝置1000設於顯示驅動器2200上，從而能夠將例如用於驅動顯示面板2100的初期設定信息保存在非易失性存儲裝置1000中，所以可以預先為顯示面板2100和顯示驅動器2200設置最合適的初期設定信息。由此，用戶不用進行複雜的設定操作，就可以使用顯示面板2100和顯示驅動器2200的初期設定信息被設置在最合適的狀態的電光學裝置2000。
並且，當初期設定信息被保存在使用於顯示驅動器2200中的非易失性存儲裝置1000中時，使用的非易失性存儲元件可能是只可以在初期進行多次寫入。這時，如果向未選擇的存儲單元施加了不必要的電壓，則很容易損壞非易失性存儲元件。尤其，對於那種寫入次數受到限制的非易失性存儲元件(例如，One-Time-PROM等)，本實施例的非易失性存儲裝置1000也能如上所述地發揮出防止非易失性存儲元件的毀損的效果。
此外，在非易失性存儲裝置1000的存儲單元300中，作為一示例，選用了單層多晶矽型非易失性存儲元件310。單層多晶矽型存儲元件與積層型存儲元件相比，其制膜步驟適合於顯示驅動器2200的製造。積層型存儲元件由於層積了多個半導體層，所以一旦將積層型存儲元件內置於顯示驅動器2200中，生產成本將會提升。即，使用了包括單層多晶矽型非易失性存儲元件310的非易失性存儲裝置1000的顯示驅動器2200有助於降低生產成本。
此外，單層多晶矽型存儲元件與積層型存儲元件相比，結構上難以實現微型化，且不利於每單位面積的電容的增加，並且功耗方面也差於積層型存儲元件。但是，本實施例的非易失性存儲裝置1000能夠防止對未選擇的存儲單元施加不必要的電壓，所以有助於降低功耗。因此，即使在本實施例的非易失性存儲裝置1000中使用了單層多晶矽型存儲元件也可以防止功耗的增大。
此外，本發明並不局限於以上描述的實施例，其還可以進行各種變形。例如，作為廣義或同義的用語(字線寫入電壓，位線寫入電壓，控制柵極線寫入電壓，字線用選擇電壓，位線非選擇電壓，控制柵極線非選擇電壓等)引用在說明書或附圖描述中的用語也可以替換為說明書或附圖的其他描述中的廣義或同義的用語(8V，8V，8V，接地電平的電壓，接地電平的電壓，接地電平的電壓等)。
符號說明300 單元 310 非易失性存儲元件 430 Y解碼器500 存儲單元陣列 BL11-BLNM 位線BLS11-BLSNM 位線開關 CG11-CGxN 第一控制柵極線CGL1～CGLN 第二控制柵極線CGS11～CGSxN 第一控制柵極開關CGG11～CGGxN 第二控制柵極開關DB 數據總線 DL1～DLM 數據線WLA1～WLAx 字線 WLB1～WLBx 字線WLS 字線開關
權利要求
1.一種非易失性存儲裝置，其特徵在於，包括多個存儲單元塊，其中，N個存儲單元塊設置在行方向上，L個存儲單元塊設置在列方向上，每個存儲單元塊均具有M個存儲單元，其中，N為大於等於2的整數，L為大於等於2的整數，M為大於等於2的整數；多條字線；多條第一控制柵極線；以及多條位線；其中，所述多個存儲單元的每個均包括非易失性存儲元件、字線開關，所述非易失性存儲元件的一端與所述字線開關的一端連接；其中，所述多條字線的每條，共同連接所述多個存儲單元中的排列在行方向上的N個存儲單元塊中的存儲單元的所述字線開關的柵電極；其中，所述多條位線的每條，共同連接所述多個存儲單元中的排列在列方向上的L個存儲單元的所述字線開關的另一端；其中，所述多條第一控制柵極線的每條均配置在各個存儲單元塊中，以便共同連接各個存儲單元塊內的所述M個存儲單元的所述非易失性存儲元件的控制柵電極；其中，當被選擇的存儲單元塊的存儲單元中進行數據寫入時，向連接在所述被選擇的存儲單元塊的存儲單元的字線施加字線寫入電壓，使所述被選擇的存儲單元塊的存儲單元的所述字線開關成為ON；向連接至所述被選擇的存儲單元塊的存儲單元的位線施加位線寫入電壓；以及向配置在所述被選擇的存儲單元塊中的第一控制柵極線施加控制柵極線寫入電壓。
2.根據權利要求1所述的非易失性存儲裝置，其特徵在於，包括Y解碼器，其輸出多個位線選擇信號；以及M×N個位線開關，通過所述多個位線選擇信號的每個被ON/OFF控制，其中，在行方向上排列的N個存儲單元塊的每個連接有M條位線，其中，與所述M條位線對應的M個位線開關的每個的一端連接在所述M條位線的每個，另一端連接在M條數據總線的各條信號線，其中，當所述被選擇的存儲單元塊的存儲單元中進行數據寫入時，向所述數據總線的各條信號線提供所述位線寫入電壓或位線非選擇電壓，所述Y解碼器將所述位線選擇信號設置為激活，使連接在對應於所述被選擇的存儲單元塊的所述M條位線的位線開關成為ON，所述位線選擇信號用於控制與連接至所述被選擇的存儲單元塊的存儲單元的位線連接的位線開關，通過將施加在所述數據總線的各條信號線的電壓提供給對應於所述被選擇的存儲單元塊的所述M條位線的每條，向連接在所述被選擇的存儲單元塊的存儲單元的位線施加所述位線寫入電壓或所述位線非選擇電壓。
3.根據權利要求2所述的非易失性存儲裝置，其特徵在於，包括多條第二控制柵極線，其中，配置在所述多個存儲單元塊的每個的第一控制柵極線的一端連接至第一控制柵極開關的一端，其中，所述多條第二控制柵極線的每條，將連接在排列在列方向上的L個存儲單元塊的每個的所述第一控制柵極開關的另一端共同連接，所述第一控制柵極開關的ON/OFF由字線控制，以及其中，當所述被選擇的存儲單元塊的存儲單元中進行數據寫入時，向第二控制柵極線施加所述控制柵極線寫入電壓，所述第二控制柵極線與所述第一控制柵極開關連接，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，在所述多條第二控制柵極線中，向未與所述第一控制柵極開關連接的第二控制柵極線施加控制柵極線非選擇電壓，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，向連接在所述被選擇的存儲單元塊的字線施加所述字線寫入電壓，使所述第一控制柵極開關成為ON，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，向配置在所述被選擇的存儲單元塊中的第一控制柵極線提供所述控制柵極線寫入電壓。
4.根據權利要求3所述的非易失性存儲裝置，其特徵在於，基於所述位線選擇信號，向所述多條第二控制柵極線的每條提供所述控制柵極寫入電壓，其中，當所述被選擇的存儲單元塊的存儲單元中進行數據寫入時，基於被設置為激活的所述位線選擇信號，向第二控制柵極線施加所述控制柵極線寫入電壓，所述第二控制柵極線與所述第一控制柵極開關連接，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，以及在所述多個第二控制柵極線中，基於被設置為未激活的所述位線選擇信號，向未與所述第一控制柵極開關連接的第二控制柵極線施加控制柵極線非選擇電壓，所述第一控制柵極開關對應於所述被選擇的存儲單元塊。
5.根據權利要求1至4所述的非易失性存儲裝置，其特徵在於，在所述多條第一控制柵極線的每條上連接由字線ON/OFF控制的第二控制柵極開關的一端，所述第二控制柵極開關的另一端被接地，其中，當所述被選擇的存儲單元塊的存儲單元中進行數據寫入時，所述第二控制柵極開關被設置為OFF，所述第二控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，在所述多條字線中，向未連接配置在所述被選擇的存儲單元塊的字線施加字線非選擇電壓，所述第二控制柵極開關被設置為ON，所述第二控制柵極開關與配置在存儲單元塊中的第一控制柵極線連接，所述存儲單元塊與施加了所述字線非選擇電壓的字線連接，在所述多個存儲單元塊中，配置在與所述被選擇的存儲單元塊的行不同的行的存儲單元塊內的第一控制柵極線被接地。
6.一種非易失性存儲裝置的數據寫入方法，所述非易失性存儲裝置包括多個存儲單元塊，其中，N個存儲單元塊設置在行方向上，L個存儲單元塊設置在列方向上，每個存儲單元塊均具有M個存儲單元，其中，N為大於等於2的整數，L為大於等於2的整數，M為大於等於2的整數；多條字線，其共同連接非易失性存儲元件的一端與字線開關的一端連接而形成的多個存儲單元中的排列在行方向上的M×N個存儲單元的字線開關的柵電極；多條第一控制柵極線，其共同連接各個存儲單元塊內的所述M個存儲單元的所述非易失性存儲元件的控制柵電極；以及多條位線，其共同連接排列在列方向上的L個存儲單元的所述字線開關的另一端，其特徵在於，當被選擇的存儲單元塊的存儲單元中進行數據寫入時，向連接在所述被選擇的存儲單元塊的存儲單元的字線施加字線寫入電壓，使所述被選擇的存儲單元塊的存儲單元的字線開關成為ON；向連接在所述被選擇的存儲單元塊的存儲單元的位線施加位線寫入電壓；向配置在所述被選擇的存儲單元塊中的第一控制柵極線施加控制柵極線寫入電壓。
7.根據權利要求6所述的非易失性存儲裝置的數據寫入方法，其特徵在於，當被選擇的存儲單元塊的存儲單元中進行數據寫入時，向數據總線的各條信號線提供所述位線寫入電壓或位線非選擇電壓，所述數據總線與一端與M條位線的每條連接的M個位線開關的另一端連接，將所述位線選擇信號設置為激活，將連接在對應於所述被選擇的存儲單元塊的所述M條位線的位線開關成為ON，所述位線選擇信號用於控制與連接在所述被選擇的存儲單元塊的存儲單元的位線連接的位線開關，通過將施加在所述數據總線的各條信號線的電壓提供給對應於所述被選擇的存儲單元塊的所述M條位線的每條，向連接在所述被選擇的存儲單元塊的存儲單元的位線施加所述位線寫入電壓或所述位線非選擇電壓。
8.根據權利要求7所述的非易失性存儲裝置的數據寫入方法，其特徵在於，當被選擇的存儲單元塊的存儲單元中進行數據寫入時，向第二控制柵極線施加所述控制柵極線寫入電壓，所述第二控制柵極線與所述第一控制柵極開關連接，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，在所述多個第二控制柵極線中，向未與所述第一控制柵極開關連接的第二控制柵極線施加控制柵極線非選擇電壓，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，向連接在所述被選擇的存儲單元塊的字線施加所述字線寫入電壓，使所述第一控制柵極開關成為ON，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，向配置在所述被選擇的存儲單元塊中的第一控制柵極線提供所述控制柵極線寫入電壓。
9.根據權利要求8所述的非易失性存儲裝置的數據寫入方法，其特徵在於，當被選擇的存儲單元塊的存儲單元中進行數據寫入時，基於被設置為激活的所述位線選擇信號，向第二控制柵極線施加所述控制柵極線寫入電壓，所述第二控制柵極線與所述第一控制柵極開關連接，所述第一控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，在所述多個第二控制柵極線中，基於被設置為未激活的所述位線選擇信號，向未與所述第一控制柵極開關連接的第二控制柵極線施加控制柵極線非選擇電壓，所述第一控制柵極開關對應於所述被選擇的存儲單元塊。
10.根據權利要求6至9所述的非易失性存儲裝置的數據寫入方法，其特徵在於，當被選擇的存儲單元塊的存儲單元中進行數據寫入時，所述第二控制柵極開關被設置為OFF，所述第二控制柵極開關與配置在所述被選擇的存儲單元塊中的第一控制柵極線連接，在所述多條字線中，向未連接配置在所述被選擇的存儲單元塊的字線施加字線非選擇電壓，所述第二控制柵極開關被設置為ON，所述第二控制柵極開關與配置在存儲單元塊中的第一控制柵極線連接，所述存儲單元塊與施加了所述字線非選擇電壓的字線連接，在所述多個存儲單元塊中，配置在與所述被選擇的存儲單元塊的行不同的行的存儲單元塊內的第一控制柵極線被接地。
全文摘要
本發明提供可以降低功耗，並防止非易失性存儲元件毀損的非易失性存儲裝置及其數據寫入方法。各存儲單元(300)包括非易失性存儲元件(310)和字線開關WLS，各字線連接排列在行方向X的存儲單元(300)的字線開關WLS的柵電極，各位線連接排列在列方向Y的存儲單元(300)的字線開關WLS，各第一控制柵極線CG11連接各存儲單元塊內的M個存儲單元(300)的非易失性存儲元件(310)的控制柵電極，當對期望的存儲單元(300)進行數據寫入時，將字線寫入電壓施加在與期望的存儲單元(300)對應的字線上，使存儲單元(300)的字線開關WLS為ON，並且將位線寫入電壓施加在連接到存儲單元(300)的位線上，向配置在存儲單元塊中的第一控制柵極線CG11施加控制柵極線寫入電壓。
文檔編號G11C16/06GK1747068SQ200510088880
公開日2006年3月15日 申請日期2005年7月29日 優先權日2004年7月30日
發明者小平覺, 小林等, 前村公博 申請人:精工愛普生株式會社