Wpan中部分並行輸入的累加左移qc-ldpc編碼器的製造方法

2023-08-07 11:19:31 1

Wpan中部分並行輸入的累加左移qc-ldpc編碼器的製造方法
【專利摘要】本發明提供了一種WPAN中部分並行輸入的累加左移QC-LDPC編碼器，該編碼器包括16個預先存儲所有碼率生成矩陣中所有循環矩陣生成多項式的生成多項式查找表、16個對信息段和生成多項式比特進行標量乘的21位二進位乘法器、16個對乘積和移位寄存器內容進行模2加的21位二進位加法器、16個存儲被循環左移1位的和的21位移位寄存器。最終，校驗數據包含於16個移位寄存器中。本發明提供的部分並行輸入編碼器兼容WPAN系統中所有碼率QC-LDPC碼，具有寄存器少、結構簡單、功耗小、成本低、工作頻率高、吞吐量大等優點。
【專利說明】WPAN中部分並行輸入的累加左移QC-LDPC編碼器
【技術領域】
[0001]本發明涉及信道編碼領域，特別涉及一種WPAN系統中部分並行輸入的累加左移QC-LDPC編碼器。
【背景技術】
[0002]低密度奇偶校驗(Low-Density Parity-Check, LDPC)碼是高效的信道編碼技術之一,而準循環 LDPC (Quas1-Cyclic LDPC, QC-LDPC)碼是一種特殊的 LDPC 碼。QC-LDPC 碼的生成矩陣G和校驗矩陣H都是由循環矩陣構成的陣列，具有分段循環的特點，故被稱為QC-LDPC碼。循環矩陣的首行是末行循環右移I位的結果，其餘各行都是其上一行循環右移I位的結果，因此，循環矩陣完全由其首行來表徵。通常，循環矩陣的首行被稱為它的生成多項式。
[0003]WPAN標準採用系統形式的QC-LDPC碼，其生成矩陣G的左半部分是一個單位矩陣，右半部分是由aXc個bXb階循環矩陣Gi，j(0 ( Ka, a ^ j<t, t = a+c)構成的陣列,如下
所示:
[0004]
【權利要求】
1.一種WPAN中部分並行輸入的累加左移QC-LDPC編碼器，QC-LDPC碼的生成矩陣G分為a塊行和t塊列，後c塊列對應的部分生成矩陣是由aXc個bXb階循環矩陣構成的陣列，gu是循環矩陣Gy的生成多項式，其中，t = a+c，a、b、c、1、j和t均為非負整數，O ( i〈a，a ( j〈t，WPAN標準採用了 4種不同碼率η的QC-LDPC碼，η分別是1/2、5/8、3/4、7/8，對於這4種不同碼率QC-LDPC碼，均有t = 32和b = 21，4種不同碼率對應的參數a分別是16、20、24、28，4種不同碼率對應的參數c分別是16、12、8、4，生成矩陣G對應碼字V = (S，P), G的前a塊列對應的是信息向量s,後c塊列對應的是校驗向量P,以b比特為一段，信息向量s被等分為a段，即s = (s0, S1,…，Sa^1)，校驗向量P被等分為c段，即P=(Po, P1,…，Pm)，其特徵在於，所述編碼器包括以下部件: 生成多項式查找表U，L1,…，L15,分別預存所有碼率QC-LDPC碼生成矩陣G中第a, a+1,…，16塊列的循環矩陣生成多項式； b位二進位乘法器M0, M1,…，M15,分別對信息段和生成多項式查找表Ltl, L1,…，L15的輸出比特進行標量乘； b位二進位加法器Atl, A1,…，A15,分別對b位二進位乘法器Mtl, M1,…，M15的乘積和移位寄存器Rtl, R1,-, R15的內容進行模2加； 移位寄存器Rtl, R1,…，R15,分別存儲b位二進位加法器A0, A1,…，A15的和被循環左移I位後的結果以及最終的校驗段PmP1,…，P15。
2.根據權利要求1所述的一種WPAN中部分並行輸入的累加左移QC-LDPC編碼器，其特徵在於，所述生成多項式查找表Ltl~L3分別存儲Π = 1/2碼率G的第16~19塊列中的所有生成多項式,並分別存儲Π = 5/8碼率G的第20~23塊列中的所有生成多項式，並分別存儲η =3/4碼率G的第24~27塊列中的所有生成多項式，以及分別存儲η = 7/8碼率G的第28~31塊列中的所有生成多項式,對於任一塊列,依次存儲第0，I,…，a-l塊行對應的生成多項式。
3.根據權利要求1所述的一種WPAN中部分並行輸入的累加左移QC-LDPC編碼器，其特徵在於，所述生成多項式查找表L4~L7分別存儲η = 1/2碼率G的第20~23塊列中的所有生成多項式，並分別存儲H = 5/8碼率G的第24~27塊列中的所有生成多項式，以及分別存儲H = 3/4碼率G的第28~31塊列中的所有生成多項式，對於任一塊列，依次存儲第0，I,…，a-Ι塊行對應的生成多項式。
4.根據權利要求1所述的一種WPAN中部分並行輸入的累加左移QC-LDPC編碼器，其特徵在於，所述生成多項式查找表L8~L11分別存儲η = 1/2碼率G的第24~27塊列中的所有生成多項式，並分別存儲H =5/8碼率G的第28~31塊列中的所有生成多項式，對於任一塊列，依次存儲第0，I,…，a-1塊行對應的生成多項式。
5.根據權利要求1所述的一種WPAN中部分並行輸入的累加左移QC-LDPC編碼器，其特徵在於，所述生成多項式查找表L12~L15分別存儲η = 1/2碼率G的第28~31塊列中的所有生成多項式,對於任一塊列,依次存儲第0，I,…，a-Ι塊行對應的生成多項式。
6.一種WPAN中部分並行輸入的累加左移QC-LDPC編碼方法，QC-LDPC碼的生成矩陣G分為a塊行和t塊列，後c塊列對應的部分生成矩陣是由aXc個bXb階循環矩陣Gi;j構成的陣列，gi;J是循環矩陣Gy的生成多項式，其中，t = a+c, a、b、C、1、j和t均為非負整數，O≤i〈a，a≤j〈t，WPAN標準採用了 4種不同碼率η的QC-LDPC碼，η分別是1/2、5/8、3/4、7/8，對於這4種不同碼率QC-LDPC碼，均有t = 32和b = 21，4種不同碼率對應的參數a分別是16、20、24、28，4種不同碼率對應的參數(:分別是16、12、8、4，生成矩陣6對應碼字V = (S，P), G的前a塊列對應的是信息向量s,後c塊列對應的是校驗向量P,以b比特為一段，信息向量s被等分為a段，即s = (s0, S1,…，Sa^1)，校驗向量P被等分為c段，即P=(Po, P1,…，Pm)，其特徵在於，所述編碼方法包括以下步驟: 第I步，清零移位寄存器Ro，R1,…，R15; 第2步，輸入信息段Si，其中，O≤i〈a; 第3步，生成多項式查找表Ltl, L1，…，L15分別輸出碼率η生成矩陣G第i塊行中第a,a+1，...，16塊列的生成多項式比特，這些生成多項式比特分別通過b位二進位乘法器M0, M1, - ,M15與信息段Si進行標量乘，b位二進位乘法器Mci, M1, - ,M15的乘積分別通過b位二進位加法器Atl, A1,…，A15與移位寄存器R0, R1, - ,R15的內容相加，b位二進位加法器A0, A1,…，A15的和被循環左移I位後的結果分別存入移位寄存器Rtl, R1,…，R15 ； 第4步，重複第3步b次； 第5步，以I為步長遞增改變i的取值，重複第2~4步a次，直到整個信息向量s輸入完畢，此時，移位寄存器Rtl, R1,…，Rc^1存儲的分別是校驗段Po，P1,…，Pn，它們構成了校驗向 量 P = (Po, Pi,…，Pc-1)。
【文檔編號】H03M13/11GK103905061SQ201410164067
【公開日】2014年7月2日 申請日期:2014年4月23日 優先權日:2014年4月23日
【發明者】張鵬, 劉志文, 張燕 申請人:榮成市鼎通電子信息科技有限公司