消除暗電流影響的光敏檢測電路的製作方法

2023-07-30 08:21:16

本發明涉及集成電路光敏檢測領域，尤其涉及一種消除了暗電流影響的光敏檢測電路。

背景技術：

隨著CMOS技術的快速發展，光敏檢測技術越來越多的受到了人們的關注。光電檢測技術在信息安全、環境監測、醫療電子、生命科學等領域有著廣泛的應用。例如，在信息安全方面，光敏檢測技術可用於檢測晶片封裝的完整性，當晶片受到侵入式攻擊使得封裝被破壞後，可見光將照射晶片，光敏檢測可識別出可見光，進而檢測到封裝被破壞。

目前，集成電路中常用的光敏原件為反向偏置的二極體，當其受到光照後，可產生光電流，通過檢測光電流大小，即可檢測出光照強度。但是，反向偏置的二極體存在暗電流(反向飽和電流)，暗電流與光電流無法直接分離，故暗電流對檢測結果產生了一定影響。同時，暗電流與溫度有關，為溫度的指數函數，故當溫度較高時，暗電流較大，可能超過光電流大小，從而使得檢測出現錯誤。因此，需要一種能夠消除暗電流影響的光敏檢測電路，才能確保檢測的有效性與可靠性。

技術實現要素：

為克服現有技術的不足，本發明旨在通過不感光暗元與感光亮元分別進行相同時間的檢測，再將兩者積分電壓做差，從而消除感光二極體暗電流對檢測結果的影響，提高檢測精度。本發明採用的技術方案是，消除暗電流影響的光敏檢測電路，由不感光暗元、感光亮元、電壓跟隨器、減法器四部分構成；電壓跟隨器用於採樣不感光暗元與感光亮元的輸出積分電壓，並將採樣電壓輸出至減法器；減法器用於將暗元積分電壓與亮元積分電壓做差，得到與暗電流無關的光敏檢測輸出電壓。

不感光暗元由PMOS管M1、不感光二極體D1、電容C1、開關S1、二輸入與門A1構成；二輸入與門A1一個輸入端接時鐘CLK1，另一輸入端接時鐘CLK3，A1輸出端接PMOS管M1的柵端，PMOS管M1源端接電源電壓VDD，漏端與不感光二極體D1的負端相接，二極體D1的正端接地；不感光二極體D1在製造過程中，將由多層金屬與絕緣層交替覆蓋其上，阻擋其受到光照射；電容C1上極板A與二極體D1的負端相接，下極板接地；開關S1一端與電容C1上極板A相連，另一端與電壓跟隨器中的比較器CMP1的負向輸入端相連；開關S1控制端接CLK1，當CLK1為高電平時，開關導通，當CLK1為低電平時，開關斷開。

感光亮元由PMOS管M2、感光二極體D2、電容C2、開關S2、二輸入與門A2構成，二輸入與門A2一個輸入端接時鐘CLK2，另一輸入端接時鐘CLK3，A2輸出端接PMOS管M2的柵端，PMOS管M2源端接電源電壓VDD，漏端與感光二極體D2的負端相接，二極體D2的正端接地，感光二極體D2在製造過程中，其上無遮擋物，電容C2上極板B與二極體D2的負端相接，下極板接地，開關S2一端與電容C2上極板B相連，另一端與電壓跟隨器中的比較器CMP1的負向輸入端相連，開關S2控制端接CLK2，當CLK2為高電平時，開關導通，當CLK2為低電平時，開關斷開。

電壓跟隨器由PMOS管M3、NMOS管M4、電容C3、比較器CMP1、電流源I1、緩衝器BUFF構成。PMOS管M3柵端接時鐘CLK3，M3源端接電源電壓VDD，漏端與電容C3下極板C相接，電容C3上極板接電源電壓VDD，電容C3下極板C與比較器CMP1的正向輸入端相接，比較器CMP1的負向輸入端與暗元中的開關S1以及亮元中的開關S2相接，比較器CMP1的輸出端接NMOS管M4的柵端，NMOS管M4漏端接電容下極板C，M4源端接電流源I1的電流輸入端，電流源I1的電流輸出端接地，緩衝器BUFF輸入端接電容C3下極板C，輸出端接減法器中的開關S3一端。

減法器由開關S3、S4、電容C4、C5、C6以及運放AMP2構成，開關S3一端接電壓跟隨器中的緩衝器BUFF輸出端，另一端接電容C4上極板D，開關S3控制端接CLK3，當CLK3為高電平時，開關導通，當CLK3為低電平時，開關斷開；電容C4下極板接地，電容C5上極板接電容C4上極板D，C5下極板接運放AMP2負向輸入端，運放AMP2正向輸入端接參考電壓VREF，電容C6上極板接運放AMP2負向輸入端，下極板接AMP2的輸出端VOUT，開關S4一端接運放AMP2負向輸入端，另一端接AMP2的輸出端VOUT，開關S4控制端接CLK1，當CLK1為高電平時，開關導通，當CLK1為低電平時，開關斷開；運放AMP2的輸出端VOUT即為整個光敏檢測電路的檢測結果輸出端。

本發明的特點及有益效果是：

本發明提出的消除暗電流影響的光敏檢測電路，結構簡單，與標準CMOS工藝完全兼容，檢測精度高，功耗小，輸出電壓與光電流大小線性相關，且輸出具有溫度穩定性。

附圖說明：

圖1光敏檢測電路結構。

圖2光敏檢測波形圖。

具體實施方式

本發明提出一種消除了暗電流影響的光敏檢測電路，該電路分別採樣不感光暗元與感光亮元相同時間內的積分電壓並做差，最後輸出做差後的電壓。通過減去暗元的積分電壓，從而消除了暗電流的影響，使得檢測結果更加準確。

本發明為解決光敏二極體暗電流對光敏檢測電路檢測結果的影響，提出一種消除暗電流(反向飽和電流)影響的光敏檢測電路。通過將感光亮元積分電壓與不感光暗元積分電壓做差，得到與暗電流無關的積分電壓，從而消除暗電流影響。

如圖1所示，為本發明提出的消除暗電流影響的光敏檢測電路。該檢測電路由不感光暗元、感光亮元、電壓跟隨器、減法器四部分構成。

不感光暗元由PMOS管M1、不感光二極體D1、電容C1、開關S1、二輸入與門A1構成。二輸入與門A1一個輸入端接時鐘CLK1，另一輸入端接時鐘CLK3，A1輸出端接PMOS管M1的柵端，PMOS管M1源端接電源電壓VDD，漏端與不感光二極體D1的負端相接。二極體D1的正端接地。不感光二極體D1在製造過程中，將由多層金屬與絕緣層交替覆蓋其上，阻擋其受到光照射。電容C1上極板A與二極體D1的負端相接，下極板接地。開關S1一端與電容C1上極板A相連，另一端與電壓跟隨器中的比較器CMP1的負向輸入端相連。開關S1控制端接CLK1，當CLK1為高電平時，開關導通，當CLK1為低電平時，開關斷開。

感光亮元由PMOS管M2、感光二極體D2、電容C2、開關S2、二輸入與門A2構成。二輸入與門A2一個輸入端接時鐘CLK2，另一輸入端接時鐘CLK3，A2輸出端接PMOS管M2的柵端，PMOS管M2源端接電源電壓VDD，漏端與感光二極體D2的負端相接。二極體D2的正端接地。感光二極體D2在製造過程中，其上無遮擋物，故可以受到光照射。電容C2上極板B與二極體D2的負端相接，下極板接地。開關S2一端與電容C2上極板B相連，另一端與電壓跟隨器中的比較器CMP1的負向輸入端相連。開關S2控制端接CLK2，當CLK2為高電平時，開關導通，當CLK2為低電平時，開關斷開。

電壓跟隨器由PMOS管M3、NMOS管M4、電容C3、比較器CMP1、電流源I1、緩衝器BUFF構成。PMOS管M3柵端接時鐘CLK3，M3源端接電源電壓VDD，漏端與電容C3下極板C相接。電容C3上極板接電源電壓VDD。電容C3下極板C與比較器CMP1的正向輸入端相接，比較器CMP1的負向輸入端與暗元中的開關S1以及亮元中的開關S2相接。比較器CMP1的輸出端接NMOS管M4的柵端。NMOS管M4漏端接電容下極板C，M4源端接電流源I1的電流輸入端，電流源I1的電流輸出端接地。緩衝器BUFF輸入端接電容C3下極板C，輸出端接減法器中的開關S3一端。

減法器由開關S3、S4、電容C4、C5、C6以及運放AMP2構成。開關S3一端接電壓跟隨器中的緩衝器BUFF輸出端，另一端接電容C4上極板D。開關S3控制端接CLK3，當CLK3為高電平時，開關導通，當CLK3為低電平時，開關斷開。電容C4下極板接地。電容C5上極板接電容C4上極板D，C5下極板接運放AMP2負向輸入端。運放AMP2正向輸入端接參考電壓VREF。電容C6上極板接運放AMP2負向輸入端，下極板接AMP2的輸出端VOUT。開關S4一端接運放AMP2負向輸入端，另一端接AMP2的輸出端VOUT。開關S4控制端接CLK1，當CLK1為高電平時，開關導通，當CLK1為低電平時，開關斷開。運放AMP2的輸出端VOUT即為整個光敏檢測電路的檢測結果輸出端。

不感光暗元用於提供暗電流積分電壓，其輸出為溫度以及二極體D1面積的函數。感光亮元含有光敏二極體D2，用於檢測光照強度，當其受到光照時，會產生光生電流。光敏二極體D2電流既包括光生電流，也包括暗電流。對D2電流積分得到的電壓為光電流積分電壓與暗電流積分電壓的線性疊加。二極體D1與二極體D2面積相同，故其產生的暗電流積分電壓相同。通過將同等積分時間段內的二極體D2積分電壓中減去二極體D1積分電壓，即可得到該積分時間段內的光電流積分電壓，從而消除暗電流對檢測結果的影響。

電壓跟隨器用於採樣不感光暗元與感光亮元的輸出積分電壓，並使其輸出時刻保持與採樣得到的電壓相同。即緩衝器BUFF的輸出與該時段內處於檢測狀態的暗元或亮元的積分電壓一致。減法器用於將暗元積分電壓與亮元積分電壓做差，得到與暗電流無關的光敏檢測輸出電壓。

以下將結合圖2光敏檢測波形圖，對光敏檢測電路工作過程進行詳細說明。T1到T6時間段，為一個完整檢測周期。T1到T2時間段，為復位階段；T2到T3時間段，為暗元檢測階段；T3到T5時間段，為亮元檢測階段；T5到T6時間段，為輸出保持階段。

復位階段，CLK2、CLK3都處於低電平狀態，CLK1處於高電平狀態。PMOS管M1、M2、M3皆處於導通狀態，電容C1上極板A、電容C2上極板B、電容C3下極板C被充電到電源電壓VDD。開關S1、S4導通，S2、S3關斷。S1導通，使得比較器CMP1負向輸入端與電容C1上極板A等電位，為VDD。S3斷開，使得電容C4上極板D浮空，其電位為某一不確定值VX1。S4閉合，使得運放AMP2連接形成單位增益緩衝器形式，輸出VOUT將由原先某一不確定電位VX2轉變為VREF。

暗元檢測階段，CLK2處於低電平狀態，CLK1、CLK3處於高電平狀態。PMOS管M1、M3處於關閉狀態，PMOS管M2處於導通狀態。開關S1、S3、S4導通，S2關斷。由於M1關斷，使得電容C1上極板A浮空，同時S1導通，使得比較器CMP1負向輸入端電位與電容C1上極板A電位相同。在T2時刻，由於M1剛關斷，電容C1上極板A電位為VDD；此後，由於反偏二極體D1暗電流對電容C1進行放電，使得上極板A電位不斷下降；若溫度保持穩定，則暗電流大小不變，故上極板A電位將從VDD開始線性下降。同時，T2時刻M3也剛關斷，電容C3下極板C電位為VDD；此後，由於D1暗電流對電容C1進行放電，使得比較器CMP1負向輸入端電位不斷下降，當負向輸入端電位低於正向輸入端電位，即低於電容C3下極板C電位，比較器CMP1輸出高電平，NMOS管M4開啟，通過電流源I1對電容C3進行放電，使得電容C3下極板C電位下降。當電容C3下極板C電位下降到等於電容C1上極板A電位時，比較器CMP1輸出低電平，M4關閉，停止對電容C3的放電。當電容C1上極板A電位繼續下降時，比較器CMP1又輸出高電平，M4開啟，對電容C3放電，使其下極板C電位等於C1上極板A電位。故通過電壓跟隨器，使得電容C3下極板C電位跟隨C1上極板A電位變化，且一直相等。由於S3導通，使得電容C3下極板C電位通過緩衝器BUFF輸出至C4上極板D，使得D電位與C相同。由於S4導通，使得輸出VOUT仍為VREF。T3時刻，假設電容C3下極板C電位下降到V1，則在電容C5下極板E累積的電荷量Q1可由下式表示

Q1＝C5*(V1-VREF)

亮元檢測階段，CLK1處於低電平狀態，CLK2、CLK3處於高電平狀態。PMOS管M2、M3處於關閉狀態，PMOS管M1處於導通狀態。開關S2、S3導通，S1、S4關斷。由於M2關斷，使得電容C2上極板B浮空，同時S2導通，使得比較器CMP1負向輸入端電位與電容C2上極板B電位相同。在T3時刻，由於M2剛關斷，電容C2上極板B電位為VDD；同時由於M3保持關斷，電容C3下極板C電位仍為V1，故比較器CMP1輸出保持低電平。此後，由於反偏二極體D2光生電流與暗電流共同對電容C2進行放電，使得C2上極板B電位不斷下降；若光強保持穩定，則光生電流大小不變，故C2上極板B電位將從VDD開始線性下降。T3到T4時間段，C2上極板B電位將從VDD下降到V1，比較器CMP1負向輸入端電位一直大於正向輸入端，比較器輸出保持低電平不變，故電容C3下極板C保持電位V1不變，C4上極板D電位V1保持不變，運放AMP2輸出VOUT保持VREF不變。T4時刻，C2上極板B電位等於V1。T4時刻後，比較器CMP1負向輸入端電位低於正向輸入端電位，比較器CMP1輸出高電平，NMOS管M4開啟，通過電流源I1對電容C3進行放電，使得電容C3下極板C電位下降。當電容C3下極板C電位等於電容C2上極板B電位時，比較器CMP1輸出低電平，M4關閉，停止對電容C3的放電。故T4到T5時間段，電容C3下極板C電位將跟隨電容C2上極板B電位變化，且一直相等。由於S3導通，使得電容C3下極板C電位通過緩衝器BUFF輸出至C4上極板D，使得D電位與C相同。T5時刻，假設電容C3下極板C電位下降到V2，則在電容C5下極板E累積的電荷量Q2可由下式表示

Q2＝C5*(V2-VREF)+C6*(VOUT-VREF)

由於S4關斷，電容C5下極板E電荷守恆，T3時刻電容C5下極板E累積的電荷與T5時刻電容C5下極板E與C6上極板累積電荷總量相等，即Q1＝Q2。當電容C5＝C6時，由此可得

VOUT＝V1-V2+VREF

輸出保持階段，CLK1、CLK3都處於低電平狀態，CLK2處於高電平狀態。PMOS管M1、M2、M3皆處於導通狀態，電容C1上極板A、電容C2上極板B、電容C3下極板C被充電到電源電壓VDD。開關S2導通，S1、S3、S4關斷。S3斷開，使得電容C4上極板D浮空，其電位保持V2不變。S4關斷，使得電容C5下極板E浮空，其上電荷總量保持不變。故運放AMP2輸出VOUT保持不變，恆為(V1-V2+VREF)。在此階段內，可讀取光敏檢測結果電壓值。

本發明提出的光敏檢測電路，通過暗元積分得到暗電流積分電壓V1，亮元積分得到光電流與暗電流積分電壓和V2，通過做差得到與暗電流無關的光電流積分電壓(V1-V2)，從而消除了暗電流對檢測結果的影響。

本發明的一個實例是，使用前，首先需依照圖1所示完成光敏檢測電路搭建。在使用時，按照圖2所示提供時鐘CLK1、CLK2、CLK3，並依據後續讀出電路的實際要求，提供輸出基準電位VREF。在一個完整檢測周期內，CLK3的第二個低電平時期，即可讀取光敏檢測結果電壓值。本發明的保護範圍並不以上述實施方式為限，本領域普通技術人員根據本發明所揭示內容所作的等效修飾或變化，皆應納入保護範圍。。