一種電平位移電路的製作方法

2023-08-08 11:53:16

一種電平位移電路的製作方法
【專利摘要】本發明涉及電子電路技術，具體的說是涉及一種具有與耐壓管輸出端直接相連的後級反相器柵極保護結構的電平位移電路。本發明電平位移電路，包括依次連接的高壓電平位移電路(1)、高端CMOS電路(3)、外圍自舉電路(4)和半橋電路輸出結構(5)；其特徵在於，在電平位移電路(1)和高端CMOS電路(3)之間還連接有後級CMOS鉗位電路(2)。本發明的有益效果為，可以有效的防止由於電壓浮動造成取樣電阻上壓降變化較大導致與功率MOS管輸出直接相連接的後級反相器柵氧化層可能被擊穿的問題。本發明尤其適用於電平位移電路。
【專利說明】一種電平位移電路
【技術領域】
[0001]本發明涉及電子電路技術，具體的說是涉及一種具有與耐壓管輸出端直接相連的後級反相器柵極保護結構的電平位移電路。
【背景技術】
[0002]半橋驅動晶片主要用來驅動外部半橋拓撲結構的功率管，內部的驅動電路按照工作電源電壓的不同分為高壓側驅動電路和低壓側驅動電路，隨著半橋拓撲結構電晶體的開通，關斷輸出點電壓處於浮動狀態，因此高壓側的驅動電路也應隨著輸出點電壓的變化工作在浮動狀態，這種功能主要可以通過外部的自舉電路來實現。
[0003]為了給被驅動的功率器件提供足夠的柵電壓，使其飽和導通和可靠關斷，驅動電路的工作電壓一般為10?20V，某些電路甚至要高達30V。同時為了能驅動高端和低端的功率器件，驅動電路部分必須具有電平位移功能，把輸入邏輯電平信號轉變為足以驅動高端功率器件的高壓信號。該項功能通常採用驅動電路內部由集成的功率MOS器件及取樣電阻構成的電平位移電路來實現。
[0004]然而由於高壓側電路工作在電壓浮動狀態，如圖1所示，當VS = 0V, VB =VCC-Vd2 (Vd2表示二極體D2正嚮導通時的壓降)時，功率管LDMOS NI工作在線性區，其導通電流較小，為保證驅動信號的正常傳輸，取樣電阻Rl必須足夠大；當VS >> OV時，LDMOS工作在飽和區，其導通電流遠大於VS = OV時，取樣電阻Rl上的壓降Λ V會達到幾十伏甚至上百伏，容易導致下級反相器的柵氧化層擊穿，造成電路損壞。常規方法如圖1所示，在取樣電阻Rl上反向並聯兩個擊穿電壓為6.5?7.0V的齊納二極體Zl、Ζ2，將取樣電阻上的最大壓降限制在13?14V，從而避免下級倒相器的柵氧化層擊穿，但是這樣會導致後級反相器的輸入擺幅減小，影響開關速度，同時齊納二極體的工藝相對複雜。

【發明內容】

[0005]本發明所要解決的，就是高壓柵驅動晶片中高壓側電平位移電路由於輸出電壓浮動造成取樣電阻上壓降變化較大導致與功率MOS管輸出端直接相連的後級反相器柵氧化層可能被擊穿的問題，提出一種能有效避免此處柵氧化層擊穿發生的電平位移電路。
[0006]本發明解決上述技術問題所採用的技術方案是:一種電平位移電路，包括依次連接的高壓電平位移電路1、高端CMOS電路3、外圍自舉電路4和半橋電路輸出結構5 ;其特徵在於，在電平位移電路I和高端CMOS電路3之間還連接有後級CMOS鉗位電路2 ;所述高壓電平位移電路I由電阻Rl和NMOS管NI構成；其中，NI的柵極接外部輸入電壓VIN，其源極接地GND ;所述高端CMOS電路3由PMOS管Pl和NMOS管N2構成；其中，Pl的源極通過電阻Rl後接NI的漏極，其柵極接NI的漏極，其源極接N2的漏極；N2的柵極接Pl的柵極，其源極通過後級CMOS鉗位電路2後接NI的漏極；所述外圍自舉電路4由電容Cl和二極體D2構成；其中二極體D2的正極接電源VCC，其負極通過電容Cl後接N2的源極，其負極接Pl的源極，其負極還通過電阻Rl後接NI的漏極；所述半橋電路輸出結構5由NMOS管N3、N4構成；其中，N3的漏極接外部高壓偏置電源VH，其柵極接Pl的漏極和N2的漏極，其源極接N2的源極；N4的漏極接N3的源極，其柵極接低壓控制信號，其源極接地GND。
[0007]具體的，所述後級CMOS鉗位電路2為二極體Dl ;二極體Dl的負極接NI的漏極，其正極接N2的漏極、N4的漏極。
[0008]具體的，所述後級CMOS鉗位電路2為三極體Ql ;三極體Ql的基極和集電極互連，其發射極接NI的漏極，其集電極接N2的漏極、N4的漏極。
[0009]具體的，所述後級CMOS鉗位電路2為三極體Q2 ;三極體Q2的基極和集電極互連，其集電極接NI的漏極，其發射極接N2的漏極、N4的漏極。
[0010]本發明的有益效果為，可以有效的防止由於電壓浮動造成取樣電阻上壓降變化較大導致與功率MOS管輸出直接相連接的後級反相器柵氧化層可能被擊穿的問題；同時結構簡單，只在電平位移電路中功率MOS管輸出端與後級反相器相接處和高壓浮動地之間接了一個反向二極體，沒有使用無源器件，版圖上佔用很小的面積即可實現；還使後級反相器的輸入相對於高端浮動地電位在(VS-Vdi)和VB之間變化，其中Vdi表示二極體Dl導通時的正向壓降，相比傳統的輸入在VB和(VB-Vz1-Vz2)變化，其中VZ1、Vz2為分別齊納二極體Zl、Z2的反向擊穿電壓，擺幅更大，反相器的開關速度可以得到提高。
【專利附圖】

【附圖說明】
[0011]圖1是功率驅動電路中高壓側電平位移電路的基本拓撲結構示意圖；
[0012]圖2是實施例1的結構示意圖；
[0013]圖3是實施例2的結構示意圖；
[0014]圖4是實施例3的結構示意圖；
[0015]圖5是常規結構中NI漏極電壓隨NI柵極電壓變化波形示意圖；
[0016]圖6是實施例1中NI漏極電壓隨NI柵極電壓變化波形示意圖。
【具體實施方式】
[0017]下面結合附圖和實施例，詳細描述本發明的技術方案:
[0018]如圖1所示，為普通功率驅動電路中高壓側電平位移電路的基本拓撲結構示意圖。包括高壓電平位移電路1、後級CMOS鉗位電路6、高端CMOS電路3、外圍自舉電路4以及半橋電路輸出結構5。電平位移電路I包括功率管NI和取樣電阻R1，其中NI的柵極與晶片內部的低壓控制信號相接，源極和襯底接地，漏極接取樣電阻Rl的一端，Rl的另一端接高端電位VB ；CM0S鉗位電路6由兩個串聯的齊納二極體Zl和Z2構成，其中Zl的陰極接VB, Zl的陽極接Z2的陰極，Z2的陽極與NI的漏極相接；高端CMOS電路3由PMOS管Pl與NMOS管N2構成，其中Pl與N2的柵極連接NI管的漏極，Pl的源極和襯底接高端電位VB，N2的源極和襯底與高端浮動地電位VS相接，Pl漏極和NI的漏極相連作為反相器的輸出接上功率管N3的柵極；外圍自舉電路4由二極體D2和自舉電容Cl組成，其中D2的陽極與電源VCC相接，D2的陰極與電容Cl的一端相接，同時此處表示為高端電位VB，電容Cl的另一端接高端浮動地VS ;半橋電路輸出結構5由兩個NMOS功率管N3與N4構成，其中上功率管N3的漏極和外部高壓偏置電源VH相接，N3的源極及襯底和N4的漏極相連作為驅動電路的輸出，同時也為高壓側電路的浮動地VS，N4柵極接低壓控制信號，源極和襯底接地。[0019]實施例1:
[0020]如圖2所示，為本發明具有與耐壓管輸出端直接相連的後級反相器柵極保護結構的電平位移電路，包括高壓電平位移電路1、後級CMOS鉗位電路2、高端CMOS電路3、外圍自舉電路4以及半橋電路輸出結構5。高壓電平位移電路I由功率管NI和取樣電阻Rl構成，其中NI的柵極與晶片內部的低壓控制信號Vin相接，源極和襯底接地，漏極與取樣電阻Rl的一端相連接，Rl的另一端接高端電位VB ；CM0S鉗位電路2由一個連接在NI的漏極和高端浮動地電位VS之間的一個二極體Dl構成，高端浮動地電位VS為高端CMOS電路3、外圍自舉電路4與半橋電路輸出結構5的連接點，其中Dl的陽極與VS相接，陰極接NI的漏極；高端CMOS電路3由PMOS管Pl與NMOS管N2構成，其中Pl與N2的柵極與電平位移電路中的NI管的漏極相接，Pl的源極和襯底接高端電位VB，高端電位VB為晶片的內部電源，同時也是高端CMOS電路3和外圍自舉電路4的電源端連接點，N2的源極和襯底與高端浮動地電位VS相接，Pl漏極和NI的漏極相連作為反相器的輸出並構成半橋拓撲結構的上功率管N3的柵極輸入；外圍自舉電路4由二極體D2和自舉電容Cl組成，其中D2的陽極與電源VCC相接，D2的陰極與電容Cl的一端相接，同時此處表示為高端電位VB，電容Cl的另一端接高端浮動地VS ;半橋電路輸出結構5由兩個NMOS功率管N3與N4構成，其中上功率管N3的漏極和外部高壓偏置電源VH相接，N3的源及襯底和N4的漏極相連作為驅動電路的輸出，同時也作為高壓側電路的浮動地，N4柵極接低壓控制信號，源極和襯底接地。
[0021]與圖1相比，區別在於沒有了 VB和耐壓功率管NI的漏極之間的鉗位電路6，而在NI的漏極和高端浮動地VS之間設置了具有鉗位作用的電路2，鉗位電路2由一個二極體Dl構成，其中Dl的陽極與VS相接，陰極與功率管NI的漏極和高端CMOS電路的柵極相連接。
[0022]本例的工作原理如下:伴隨著上功率管N3的導通與關斷，高端電路工作在電壓浮動狀態，當VS從OV到VH變化時，耐壓功率管LDMOS NI的電流會隨之增大，因而取樣電阻Rl上的壓降Λ V也隨著增大，因此NI漏極電壓相對VS減小。當NI漏極電壓大於(VS-Vdi)時，由於二極體的單向導通特性，此時二極體Dl不導通，當Λ V增大至使NI漏極電壓等於(VS-Vdi)時，二極體Dl開始導通，有二極體特性可知，此時Dl的陰極即反相器的輸入端電位被鉗位在(VS-Vdi),即取樣電阻上獲得的最大壓降不會超過(VCC-VD2+VD1)，從而防止了因取樣電阻上壓降過大導而致後級柵氧化層被擊穿的問題，同時相對於高壓電路部分的地電位VS，反相器的輸入在VB和(VS-Vdi)之間變化，和常規保護結構相比，輸入擺幅增大，從而反相器的轉換速度得到提高。
[0023]常規結構與本實施例中NI漏極輸出電壓隨NI柵極輸入電壓波形變化示意圖分別如圖5和圖6所示。如圖5，為常規結構中NI漏極輸出電壓隨NI柵極輸入電壓波形變化示意圖，其輸入在VB和(VB-Vz1-Vz2)之間變化，如圖所示，其最低輸出電平高於VS。如圖6所示，為NI漏極輸出電壓隨NI柵極輸入電壓波形變化示意圖，其輸入在VB和(VS-Vdi)之間變化，最低輸入電平可以低於VS，因此得到更大輸入擺幅，實現更快的反相器轉換速度。
[0024]實施例2:
[0025]如圖3所示，本例與實施例1區別的地方在於鉗位電路2由一個連接在耐壓功率管NI的漏極和高壓浮動地電位VS之間的NPN電晶體Ql構成。其中NPN電晶體Ql以二極體的形式連接，即Ql的基極和集電極短接在一起作為一端，發射極作為另一端，具體的，Ql的基極和集電極與高壓浮動地VS相接，Ql的發射極連接功率管NI的漏極和後級高端CMOS電路反相器的柵極。
[0026]本例的工作原理與實施例1類似，由於Ql的集電極和基極短接構成二極體的連接形式，因此基極和發射極構成的PN結可以作為一個二極體，其中基極為二極體的陽極，發射極為二極體的陰極，從而與實施例1中二極體相似，即當Ql導通時，基極和發射極之間的為一個PN結的正向壓降Vbei，其中Vbei表示Ql導通時的基極發射極壓降，從而使NI漏極輸出端即後級CMOS反相器的輸入端電位被鉗位在(VS-Vbei),因此取樣電阻上獲得的最大壓降不會大於(VCC-VD2+VBE1)，由於Vbei與Vdi都為一個PN結的正向壓降，差別很小，因此可以獲得與實施例1相似的效果。
[0027]實施例3:
[0028]如圖4所示，本例與實施例1區別的地方在於鉗位電路2由一個連接在耐壓功率管NI的漏極和高壓浮動地電位VS之間的PNP電晶體Q2構成。其中PNP電晶體Q2以二極體的形式連接，即Q2的基極和集電極短接在一起作為一端，發射極作為另一端，具體的，Q2的發射極與高壓浮動地VS相接，Q2的基極和集電極連接功率管NI的漏極和後級高端CMOS電路反相器的柵極。
[0029]本例的工作原理與實施例1類似，由於Q2的集電極和基極短接構成二極體的連接形式，因此發射極和基極構成的PN結可以作為一個二極體，其中發射極為二極體的陽極，基極為二極體的陰極，從而實現與實施例1中二極體類似的效果，即當Ql導通時，發射極和基極之間的為一個PN結的正向壓降Veb2，其中Veb2表示Q2導通時的基極發射極壓降，使NI漏極輸出端即後級CMOS反相器的輸入端電位被鉗位在(VS-Veb2),使取樣電阻上獲得的最大壓降不會大於(VCC-VD2+VEB2)，由於Veb2與Vdi都為一個PN結的正向壓降，差別很小，因此可以獲得與實施例1相似的效果。
【權利要求】
1.一種電平位移電路，包括依次連接的高壓電平位移電路(I)、高端CMOS電路(3)、外圍自舉電路⑷和半橋電路輸出結構(5);其特徵在於，在電平位移電路⑴和高端CMOS電路⑶之間還連接有後級CMOS鉗位電路⑵；所述高壓電平位移電路⑴由電阻Rl和NMOS管NI構成；其中，NI的柵極接外部輸入電壓VIN，其源極接地GND ;所述高端CMOS電路⑶由PMOS管Pl和NMOS管N2構成；其中，Pl的源極通過電阻Rl後接NI的漏極，其柵極接NI的漏極，其漏極接N2的漏極；N2的柵極接Pl的柵極，其源極通過後級CMOS鉗位電路⑵後接NI的漏極；所述外圍自舉電路⑷由電容Cl和二極體D2構成；其中二極體D2的正極接電源VCC，其負極通過電容Cl後接N2的源極，其負極接Pl的源極，其負極還通過電阻Rl後接NI的漏極；所述半橋電路輸出結構(5)由NMOS管N3、N4構成；其中，N3的漏極接外部高壓偏置電源VH，其柵極接Pl的漏極和N2的漏極，其源極接N2的源極；N4的漏極接N3的源極，其柵極接低壓控制信號，其源極接地GND。
2.根據權利要求1所述的一種電平位移電路，其特徵在於，所述後級CMOS鉗位電路(2)為二極體Dl ;二極體Dl的負極接NI的漏極,其正極接N2的漏極、N4的漏極。
3.根據權利要求1所述的一種電平位移電路，其特徵在於，所述後級CMOS鉗位電路(2)為三極體Ql ;三極體Ql的基極和集電極互連，其發射極接NI的漏極，其集電極接N2的漏極、N4的漏極。
4.根據權利要求1所述的一種電平位移電路，其特徵在於，所述後級CMOS鉗位電路(2)為三極體Q2 ;三極體Q2的基極和集電極互連，其集電極接NI的漏極，其發射極接N2的漏極、N4的漏極。
【文檔編號】H03K19/0185GK104038209SQ201410277566
【公開日】2014年9月10日 申請日期:2014年6月19日 優先權日:2014年6月19日
【發明者】喬明, 黃軍軍, 薛騰飛, 馬金榮, 齊釗, 張波 申請人:電子科技大學