垂直mos電晶體的製作方法

2023-07-11 16:51:31

專利名稱：垂直mos電晶體的製作方法
技術領域：
本發明涉及具有溝槽結構的垂直MOS電晶體。
作為替代雙極電晶體的分立式功率電晶體，近年來採用MOS電晶體，其驅動功率得以改善並且成本降低。由於這種功率MOS電晶體具有使電流在垂直於襯底的方向流動的結構，故稱為垂直MOS電晶體，並且常常用於大電流的情況，例如在要求低的功率損耗和低的導通電阻的情形等，作為IC的外部驅動器控制安培等級的電流。特別是，採用圖3所示溝槽結構的垂直溝槽DMOS電晶體，與傳統的平面式垂直DMOS電晶體相比，其優點是單元間距微小，但不會增加寄生電阻，因而已經成為能夠獲得小尺寸、低成本和低導通電阻的主流結構。
具有溝槽結構的圖3的結構是一種N-溝道MOS的例子。這種結構的形成方式如下，製備半導體襯底，其中在成為漏區的高濃度N-型襯底1上外延生長低濃度N-型層2，通過雜質注入和1000℃以上的高溫熱處理，從該半導體襯底的表面形成稱之為體區的P-型擴散區20，從該表面形成成為源區的高濃度N-型雜質區21和通過歐姆接觸來固定體區電位的高濃度P-型雜質區22。
為了使成為源區的高濃度N-型雜質區21具有與圖3的高濃度P-型雜質區22相同的電位，進行接觸布圖，雖然圖中未示出，但是通過一個接觸孔實現兩個區的接觸。然後腐蝕單晶矽，穿過P-型擴散區20和高濃度N-型源區21，形成矽溝槽23，在此矽溝槽23裡埋置多晶矽製成的棚氧化膜4和柵電極5。
採用上述結構，可使這種結構具有垂直MOS電晶體的作用，其中從背側高濃度N-型漏區1和低濃度N-型漏區2流向表面側高濃度N-型源區21的電流，受經過溝槽側壁的柵氧化膜4埋置在溝槽23中的柵電極5的控制。通過變換圖3的擴散的導電類型能夠形成P-溝道MOS。
這種垂直MOS電晶體的結構和製造方法例如公開於美國專利4767722。
但是，在這種垂直MOS電晶體的結構和製造方法中，存在以下問題首先，溝槽23深度與成為體區的P-型擴散區20深度之間的關係，對垂直MOS電晶體的性能有非常重要的影響。例如，如果成為體區的P-型擴散區20深度比溝槽23深度要深，即使靠近柵氧化膜4的體區被柵電極4轉變，未被轉變並且成為P-型體區的P-型擴散區20存在於轉變的溝道區和N-型低濃度漏區2之間，以致電流不能在漏區和源區之間流動。在溝槽23深度相對成為體區的P-型擴散區20的深度太深的情況，雖然這種結構也能夠按電晶體工作，但是N-型低濃度漏區2通過柵氧化膜4與柵電極5搭接的面積變大，柵-漏電容由此變大。該電容阻礙高頻工作。這裡，雖然是經過高溫熱處理使注入雜質擴散，來形成成為體區的P-型擴散區20，但是由於高溫熱處理條件的波動小，所以擴散長度的波動也小。
另一方面，在形成溝槽23的矽腐蝕中，由於沒有用於在達到要求的腐蝕深度時停止腐蝕的標記，所以通過時間來控制腐蝕深度。但是，在這裡使用的各向異性幹腐蝕設備中，由於腐蝕率因設備溫度、氣流量和分布等的變化而波動，所以腐蝕總量即溝槽深度往往也波動。通常，為了即使在溝槽23的深度因波動變淺時，也能夠使電晶體工作，設定腐蝕量為比目標值相當大的值。於是，上述棚-漏電容過剩增加，在高頻工作的改善方面產生了限制。
第二，通過CVD在溝槽23中埋置成為柵電極5的多晶矽之後，為了去除半導體襯底表面上的其他多晶矽，僅留下溝槽中的多晶矽，所以對多晶矽進行深腐蝕。但是，如果深腐蝕量過大，則溝槽中的多晶矽也被輕微腐蝕，成為柵電極5的多晶矽區與N-型高濃度區21之間搭接部位消失，以致閾電壓極大地增大，或者在最壞的情況，電晶體不能工作。
當腐蝕襯底表面上的多晶矽而使底層暴露時，通過檢測等離子體發光差，或者檢測腐蝕氣體中的官能團量，來確定這種多晶矽的腐蝕結束時間，並且由此調節過腐蝕量。對於此時多晶矽的腐蝕量，採用上述檢測方法，與形成溝槽23的矽腐蝕相比，雖然可以降低晶片和批次中的波動，但不能抑制平面晶片的波動。這樣，考慮N-型高濃度源區21與成為柵電極5的多晶矽搭接，即使在晶片表面上腐蝕量最大的區域也能使電晶體工作，取得多晶矽的過腐蝕量。於是，在晶片表面上，N-型高濃度區21與成為柵電極5的多晶矽之間的搭接量產生波動。柵極與源極之間搭接量大的樣品，其棚極與源極之間的電容大，因而在高頻工作中仍舊存在問題。
第三，由於通過從N-型外延層2的主表面的離子注入和通過高溫熱處理來形成成為體區的P-型擴散區20，所以獲得了這樣的雜分布，即N-型高濃度區21的側邊具有最高的濃度，隨著部位接近漏，該部位的濃度變低。但是，由於N-型高濃度區21的擴散波動和P-型擴散區20的注入深度波動，峰值濃度也往往波動，閾電壓由此往往也波動。
為了解決上述問題，根據本發明的第一方案，一種垂直MOS電晶體包括半導體襯底，該襯底包含第一導電類型的高濃度層和位於高濃度層上的外延層，外延層具有第一導電類型，其濃度低於高濃度層；凹槽部位，從半導體襯底主表面朝向第一導電類型的高濃度層而形成，其具有的深度不達到第一導電類型的高濃度層；絕緣膜，覆蓋凹槽部位內的側面和底面；多晶矽製成的柵電極，與絕緣膜接觸並且埋置在凹槽部位；第一導電類型的源區，形成在凹槽部位之外，將與凹槽部位接觸並且位於半導體襯底表面上；第二導電類型的體區，形成為將與凹槽部位接觸，並且圍繞高濃度源區，形成的深度與凹槽部位的底部相同；和漏電極，與半導體襯底背面的第一導電類型的高濃度區連接。
此外，垂直MOS電晶體的特徵在於，在體區內，在深度方向從源區向第一導電類型的外延層，雜質濃度分布是恆定的。
而且，垂直MOS電晶體的特徵在於，與凹槽部位接觸並且從源區向第一導電類型的外延層延伸的體區的平面寬度是0．5μm或以下。
而且，垂直MOS電晶體包括多晶矽製成的柵電極，與絕緣膜接觸並且埋置到凹槽的一半深度；第一導電類型的高濃度源區，形成在凹槽部位之外並且形成在半導體襯底主表面上，與凹槽部位接觸，但不具有通過絕緣膜與多晶矽搭接的部位；和第一導電類型的低濃度源區，形成為與凹槽部位接觸，從高濃度源區的底部向多晶矽上端而形成，具有低於高濃度源區的濃度。
根據本發明的另一方案，一種垂直MOS電晶體包括半導體襯底，該襯底包含第一導電類型的高濃度層和位於高濃度層上的外延層，外延層具有第一導電類型，其濃度低於高濃度層；凹槽部位，從半導體襯底主表面朝向第一導電類型的高濃度層而形成，其具有的深度不達到第一導電類型的高濃度層；絕緣膜，覆蓋凹槽部位內的側面和底面；多晶矽製成的柵電極，與絕緣膜接觸並且埋置到凹槽部位一半深度處；第一導電類型的高濃度源區，形成在凹槽部位之外，並且形成在半導體襯底主表面上，與凹槽部位接觸，但不具有通過絕緣膜與多晶矽搭接的部位；第一導電類型的低濃度源區，形成為與凹槽部位接觸，從高濃度源區的底部向多晶矽上端而形成，具有低於高濃度源區的濃度；第二導電類型的體區，形成為與凹槽部位接觸，並且圍繞高濃度源區和低濃度源區；和漏電極，與半導體襯底背面的第一導電類型的高濃度區連接。
而且，垂直MOS電晶體的特徵在於，凹槽部位中的多晶矽埋置深度是距半導體襯底主表面0．5-0．8μm。
而且，垂直MOS電晶體的特徵在於，第一導電類型的低濃度源區在深度方向通過絕緣膜與多晶矽之間的搭接是0．1μm或以下。
而且，垂直MOS電晶體的特徵在於，第一導電類型的低濃度源區的濃度是5×1017／cm3-4×1018／cm3，第二導電類型的體區的濃度是2×1016／cm3-5×1017／cm3。
根據本發明的又一方案，一種垂直MOS電晶體的製造方法包括以下工序，在第一導電類型的半導體襯底主表面上形成氧化膜；在氧化膜上澱積多晶矽；通過對多晶矽和氧化膜進行布圖，暴露半導體襯底的主表面；採用各向異性幹腐蝕法對暴露的半導體襯底與多晶矽一起腐蝕，形成溝槽；在溝槽內面上形成柵絕緣膜；採用離子注入法，根據溝槽深度和溝槽寬度改變照射角，形成第二導電類型的體區；在溝槽內埋置多晶矽；通過對多晶矽進行深腐蝕在溝槽中形成柵電極；採用離子注入法，按與垂直方向成30°以上的照射傾角，形成第一導電類型的低濃度源區；和採用離子注入法，按與垂直方向成7°以下的照射傾角，形成第一導電類型的高濃度源區。
而且，垂直MOS電晶體的製造方法的特徵在於，形成溝槽的平面布圖的層疊膜，是從半導體襯底主表面排序的氧化膜和氮化矽膜。
而且，垂直MOS電晶體的製造方法的特徵在於，形成溝槽的平面布圖的層疊膜，是從半導體襯底主表面排序的氧化膜和光刻膠。
而且，垂直MOS電晶體的製造方法的特徵在於，形成溝槽的腐蝕設備與進行多晶矽深腐蝕從而形成柵電極的設備相同。
附圖中圖1是本發明的垂直MOS電晶體的剖面示意圖；圖2是傳統的垂直MOS電晶體的剖面示意圖；圖3是包括溝槽結構的傳統垂直MOS電晶體的剖面示意圖；圖4A-4D是展示本發明的垂直MOS電晶體的製造方法的工藝剖面示意圖；圖5A-5C是展示本發明的垂直MOS電晶體的製造方法的工藝剖面示意圖；圖6是本發明另一實施例的垂直MOS電晶體的剖面示意圖。
以下將參考


本發明的實施例。
圖1是本發明實施例的N-溝道垂直MOS電晶體的主要部分的剖面圖。N-外延層2形成在N+襯底1上，溝槽結構柵電極5被N-外延層中的柵氧化膜4覆蓋，P-體區圍繞棚氧化膜4。N+區7與柵氧化膜4的側表面接觸，與N+源區7鄰接的P+擴散區9形成在N-區2的表面上。圍繞棚氧化膜4形成P-型體區17，在N+源區7和P型體區17之間形成N-區6。P+擴散區8形成在p+體接觸區9和N+源區9之下。而且絕緣膜10、與P+體接觸區9和N+源區7連接的金屬電極、和鈍化膜12形成在柵氧化膜4上。
為了了解本發明的特徵，將在如圖4A-4D所示的本發明N-溝道垂直MOS電晶體的製造方法的基礎上進行說明。首先，製備晶面取向100的半導體襯底，包含As或Sb摻雜的N-型高濃度襯底1，使其具有0．001Ω·cm-0．01Ω·cm的電阻率，和位於N-型高濃度襯底上的N-型低濃度外延層2，用濃度為2×1014／cm3～4×1016／cm3的P摻雜，具有幾μm到幾十μm的厚度(圖4A)。根據漏和源之間所需耐壓改變N-型外延層的厚度。
接著，向隨後成為這種垂直MOS電晶體的體區而不是溝道的區域注入B，使得這些區具有高濃度，之後進行熱處理，以便形成具有1×1018／cm3～4×1019／cm3的濃度和幾μm到十幾μm深度的P-型高濃度擴散區8。通過形成這個區，可以獲得抑制垂直方向寄生NPN雙極現象和垂直方向擊穿的效果。雖然未示出，但在有源區之外的區域形成LOCOS，之後為了在有源區中形成矽溝槽，暴露準備形成溝槽的部位的單晶矽(圖4B)。此時，作為用於腐蝕單晶矽的掩模，在單晶矽上澱積100-2000的熱氧化膜或CVD氧化膜13，在本發明中是通過CVD在其上澱積不含雜質的多晶矽14。
採用各向異性腐蝕法例如RIE從此狀態進行溝槽腐蝕。此時，腐蝕N-型低濃度區2的矽，以便形成溝槽3，同時也腐蝕氧化膜13上的多晶矽膜14(圖4C)。這裡，假設多晶矽膜14的腐蝕率與單晶矽的相同，如果多晶矽膜14的CVD澱積膜厚度設定得與單晶矽的腐蝕深度相同，則同時隨著單晶矽的要求深度的腐蝕的完成，多晶矽膜14的腐蝕也完成了。通過對多晶矽膜14之下的氧化膜13的等離子體發光的檢測，對腐蝕氣體中官能團量變化的檢測等，可以獲知此腐蝕結束時間。
通常，多晶矽膜14的腐蝕率是單晶矽腐蝕率的1．2-2．4倍，雖然其取決於多晶矽的膜質量、設備和腐蝕條件。於是，當從腐蝕率之差出發，把多晶矽膜14的澱積膜厚度設定為大於單晶矽的腐蝕量時，能夠穩定地獲得波動小的期望溝槽深度。
即使多晶矽膜14的膜厚度與單晶矽的等效腐蝕深度不一致，通過進行超出多晶矽膜14的腐蝕時間的預定量過腐蝕，也能夠獲得要求的溝槽深度。亦即，即使不澱積成為CVD設備的過度負載的厚膜多晶矽，也能夠獲得穩定深度的矽溝槽3。
在此實施例中，在氧化膜13上澱積多晶矽膜14，製成單晶矽的腐蝕停止的標記物。但是，如果用在RIE的各向異性腐蝕條件下具有穩定腐蝕率的膜、例如光刻膠或氮化矽膜代替多晶矽膜14，也能夠用做單晶矽腐蝕停止的標記物。
接著，採用公知方法例如高溫犧牲氧化或者各向同性幹腐蝕，磨圓溝槽角部18，然後在溝槽的側壁和底面形成棚氧化膜4。
之後，進行形成本發明獨特的體區的雜質注入。首先，在此雜質注入中，按與垂直方向有意形成的照射傾角進行P-型雜質例如B的離子注入，以使雜質通過溝槽3中的柵氧化膜4的側壁3a進入成為溝道的區域，但不進入成為底面的低濃度漏區的區域3b(圖4D)。根據溝槽3的平面寬度和深度決定此時的照射角。例如，在1μm寬度和2μm深度的情況，按與垂直方向成30°以上的傾角進行注入。考慮到隨後的高溫熱處理所帶來的擴散擴張，該角度適於確定在35°-45°的範圍內。考慮柵氧化膜厚度和照射角，選擇注入能量，以使雜質足夠地注入到溝槽側壁3a的矽中。
之後，通過高溫熱處理對這種B進行擴散。在1000℃以上的氮氣氣氛中進行這時的擴散，達到的程度是在溝槽側壁3a注入的B與在先工序形成P-型高濃度擴散區8接觸。調節雜質注入量，以使溝槽側壁3a的體區17(溝道區15)的B濃度最終成為2×1016／cm3～5×1017／cm3。當採用這種方法時，所有溝槽側壁均能夠製成沒有任何邊距的溝道區，無需象傳統方法那樣考慮溝槽深度的波動而形成對溝道區具有一定程度的邊距的深溝槽。結果，柵-漏搭接電容可以低於傳統方法的。此外，採用本發明的方法，在從源到漏的方向上，B均勻地分布在溝槽側壁的溝道區15。
接著，用CVD澱積多晶矽膜16，同時考慮溝槽寬度來選擇膜厚度，以便充分填充溝槽內部，和利用熱擴散方法將雜質例如P注入多晶矽膜16中，達到1×1020／cm3以上的高濃度(圖5A)。
接著，採用深腐蝕方法，通過用於形成溝槽的RIE設備腐蝕此多晶矽膜16。雖然通過多晶矽膜16的底氧化膜13的等離子體發光，或者腐蝕氣體中官能團量的變化，能夠檢測腐蝕結束時間，在本發明中，檢測之後的過腐蝕較大，在溝槽中腐蝕多晶矽膜16，從半導體襯底表面達到0．5μm-0．8μm的深度。此時，溝槽中留下的多晶矽膜成為本發明垂直MOS電晶體的柵電極5。
之後，按有意與垂直方向形成的照射傾角，離子注入N-型雜質例如P或As，達到5×1017／cm3～4×1018／cm3的表面濃度，成為相對於隨後形成的高濃度源區的相對較低濃度。這種傾角最好增大到設備的極限角，例如相對於垂直方向成30°～60°。由此，不與多晶矽搭接的溝槽側壁上部3c的溝槽側壁可以被製成N型(圖5B)。
通過採用這種方法，本發明的垂直MOS電晶體的溝道長度，確定為溝槽底部與溝槽側壁上部的低濃度N-型區6之間的距離。亦即，通過在體區和源區的雙擴散形成時在深度方向的擴散量之差，確定傳統的溝道長度，而在本發明中，通過溝槽、多晶矽等的幹腐蝕量來控制。
在傳統方法中，不設置這種低濃度N-型區6，作為源區僅存在N-型高濃度區，成為柵電極的溝槽中上部的多晶矽的位置幾乎與半導體襯底表面相同。在此例中，為了防止高濃度源區與多晶矽之間的搭接因多晶矽過腐蝕或者其波動而消失，有意形成0．2μm-0．4μm的搭接。由此導致柵和源之間的電容，阻礙了高頻工作。
在本發明中，即使改變多晶矽膜16的腐蝕量，由於低濃度N-型雜質區6總是形成得與溝槽中的多晶矽膜16上表面的位置一致，所以柵電極不會與低濃度N-型區6分離。此外，用於形成低濃度N-型雜質區6的離子注入角是大角，雜質濃度低於隨後形成的N-型高濃度源區，所以可以緊接著離子注入之後或通過隨後的熱處理工藝，把柵和源的搭接抑制到0．1μm或以下。於是，柵和源之間的電容可以被抑制得較小，與已有技術相比能夠改善高頻特性。
此外，由於用於形成溝槽的單晶矽腐蝕設備與用於形成柵電極的單晶矽腐蝕設備相同，即使因這種設備而使晶片存在腐蝕量的平面波動，但由於這種波動被確定為溝道長度的溝槽深度與柵電極上端的深度之間的差所抵消，所以晶片的溝道長度的平面波動能被抑制。
之後，與傳統的MOS工藝相同，為了形成源區，按與垂直方向成7°-1°的照射傾角，以1×1020／cm3以上的高濃度，主要注入As作為N-型雜質。在本發明中，N-型外延層2中的高濃度N+區7的深度不達到作為柵電極5的多晶矽上表面的深度。接著，按與垂直方向成7°或以下的照射傾角，以1×1020／cm3的高濃度，注入用於與體區17形成低電阻歐姆接觸的P-型雜質，例如BF2，形成P-型高濃度體區9(圖5C)。但是，如果能夠在圖4B形成的P-型高濃度擴散區8中獲得歐姆接觸，並且其電阻足夠低，則可省略此工序。
雖然隨後工序未示出，但是類似於傳統的半導體工藝，通過形成中間絕緣膜10、形成接觸孔、形成金屬電極11、形成保護膜12及其布圖，完成垂直MOS電晶體的主要部分，本發明的剖面結構最終如圖1所示。如上所述，本發明的特徵如下首先，由於多晶矽和N-型低濃度區的搭接量小，柵和源之間的電容低於傳統方法的。此外，由於根據溝槽深度採用傾斜注入在溝槽中進行體區的離子注入，柵和漏之間的電容也低於傳統方法。由此，工作頻率範圍可以高於已有技術。
第二，在本發明的體區形成方法中，由於成為體區中的溝道的區雜質濃度分布從源區到漏區是恆定的，所以通過用於形成體區的離子注入量來空制閾電壓是容易的。而且，閾電壓不受在成為柵極的溝槽中的多晶矽膜的腐蝕量、源區的高濃度雜質擴散量等方面的工藝波動的影響。
第三，雖然溝道長度決定於溝槽深度和用於柵電極的多晶矽的腐蝕量，但是由於是根據腐蝕掩模的氧化膜的等離子體發光時間、腐蝕氣體中的官能團量變化時間等來決定的，所以能夠高精度低控制溝道長度。而且，在同一設備中進行溝槽腐蝕和用於柵電極的多晶矽的腐蝕，從而可以消除平面腐蝕影響，因此溝道長度的晶片平面影響也降低了。
如圖6所示的本發明另一實施例是更有效的。這裡，N-型外延層2的主表面淺薄地形成P-型高濃度擴散區8，還從柵氧化膜側壁3a淺薄地形成P-型體區17。P-型體區在平面方向的寬度最好是距棚氧化膜側3a為0．5μm以下。當採用這種結構時，在N-型外延層和P-型體區之間邊界形成的耗盡層，與柵極正下方的P-型體區中的耗盡層接觸，從而降低了柵電極之下的體電容，改善了亞閾值特性。於是，可以實現比已有技術更低的工作電壓。
如上所述，根據本發明，對於體區和源區，採用通過傾斜離子注入進行雜質形成的製造方法，可以降低垂直MOS電晶體的寄生電容，可以改善高頻特性。
此外，為了改善溝道的濃度分布，採用通過傾斜離子注入進行雜質形成的製造方法，改善了閾電壓的控制性能，能夠獲得波動較小的穩定特性。
而且，通過淺薄地形成體區，能夠改善亞閾值特性，可以實現低電壓工作。
而且，採用這樣的製造方法，其中與形成溝槽的掩模一起使用有穩定腐蝕率的材料，用於形成溝槽的設備也用做腐蝕多晶矽的設備，能夠降低工藝波動性。
權利要求
1．一種垂直MOS電晶體，包括半導體襯底，包含第一導電類型的高濃度層和位於高濃度層上的外延層，外延層具有第一導電類型，其濃度低於高濃度層；凹槽部位，從半導體襯底主表面朝向第一導電類型的高濃度層而形成，其具有的深度不達到第一導電類型的高濃度層；絕緣膜，覆蓋凹槽部位內的側面和底面；多晶矽製成的柵電極，與絕緣膜接觸並且埋置在凹槽部位；第一導電類型的源區，形成在凹槽部位之外，與凹槽部位接觸並且位於半導體襯底表面上；第二導電類型的體區，形成為與凹槽部位接觸，並且圍繞高濃度源區，形成的深度與凹槽部位的底部相同；和漏電極，與半導體襯底背面的第一導電類型的高濃度區連接。
2．根據權利要求1的垂直MOS電晶體，其特徵在於，在體區內，在深度方向從源區向第一導電類型的外延層，雜質濃度分布是恆定的。
3．根據權利要求2的垂直MOS電晶體，其特徵在於，與凹槽部位接觸並且從源區向第一導電類型的外延層延伸的體區的平面寬度是0．5μm或以下。
4．根據權利要求2的垂直MOS電晶體，其特徵在於包括多晶矽製成的柵電極，與絕緣膜接觸並且埋置到凹槽的一半深度；第一導電類型的高濃度源區，形成在凹槽部位之外並且形成在半導體襯底主表面上，與凹槽部位接觸，但不具有通過絕緣膜與多晶矽搭接的部位；和第一導電類型的低濃度源區，形成為與凹槽部位接觸，從高濃度源區底部向多晶矽上端而形成，具有低於高濃度源區的濃度。
5．根據權利要求3的垂直MOS電晶體，其特徵在於包括多晶矽製成的柵電極，與絕緣膜接觸並且埋置到凹槽的一半深度；第一導電類型的高濃度源區，形成在凹槽部位之外並且形成在半導體襯底主表面上，與凹槽部位接觸，但不具有通過絕緣膜與多晶矽搭接的部位；和第一導電類型的低濃度源區，形成為與凹槽部位接觸，從高濃度源區底部向多晶矽上端而形成，具有低於高濃度源區濃度的濃度。
6．一種垂直MOS電晶體，包括半導體襯底，包含第一導電類型的高濃度層和位於高濃度層上的外延層，外延層具有第一導電類型，其濃度低於高濃度層的濃度；凹槽部位，從半導體襯底主表面朝向第一導電類型的高濃度層而形成，其具有的深度不達到第一導電類型的高濃度層；絕緣膜，覆蓋凹槽部位內的側面和底面；多晶矽製成的柵電極，與絕緣膜接觸並且埋置到凹槽部位的一半深度；第一導電類型的高濃度源區，形成在凹槽部位之外，並且形成在半導體襯底主表面上，與凹槽部位接觸，但不具有通過絕緣膜與多晶矽搭接的部位；第一導電類型的低濃度源區，形成為與凹槽部位接觸，從高濃度源區向多晶矽上端而形成，具有低於高濃度源區濃度的濃度；第二導電類型的體區，形成為與凹槽部位接觸，並且圍繞高濃度源區和低濃度源區；和漏電極，與半導體襯底背面的第一導電類型的高濃度區連接。
7．根據權利要求4的垂直MOS電晶體，其特徵在於，凹槽部位中的多晶矽埋置深度是距半導體襯底主表面0．5-0．8μm。
8．根據權利要求5的垂直MOS電晶體，其特徵在於，凹槽部位中的多晶矽埋置深度是距半導體襯底主表面0．5-0．8μm。
9．根據權利要求6的垂直MOS電晶體，其特徵在於，凹槽部位中的多晶矽埋置深度是距半導體襯底主表面0．5-0．8μm。
10．根據權利要求7的垂直MOS電晶體，其特徵在於，第一導電類型的低濃度源區在深度方向通過絕緣膜與多晶矽之間的搭接是0．1μm或以下。
11．根據權利要求8的垂直MOS電晶體，其特徵在於，第一導電類型的低濃度源區在深度方向通過絕緣膜與多晶矽之間的搭接是0．1μm或以下。
12．根據權利要求9的垂直MOS電晶體，其特徵在於，第一導電類型的低濃度源區在深度方向通過絕緣膜與多晶矽之間的搭接是0．1μm或以下。
13．根據權利要求10的垂直MOS電晶體，其特徵在於，第一導電類型的低濃度源區的濃度是5×1017／cm3-4×1018／cm3，第二導電類型的體區的濃度是2×1016／cm3-5×1017／cm3。
14．根據權利要求11的垂直MOS電晶體，其特徵在於，第一導電類型的低濃度源區的濃度是5×1017／cm3-4×1018／cm3，第二導電類型的體區的濃度是2×1016／cm3-5×1017／cm3。
15．根據權利要求12的垂直MOS電晶體，其特徵在於，第一導電類型的低濃度源區的濃度是5×1017／cm3-4×1018／cm3，第二導電類型的體區的濃度是2×1016／cm3-5×1017／cm3。
16．一種垂直MOS電晶體的製造方法，包括以下工序在第一導電類型的半導體襯底主表面上形成氧化膜；在氧化膜上澱積多晶矽；通過對多晶矽和氧化膜進行布圖，暴露半導體襯底的主表面；採用各向異性幹腐蝕法對暴露的半導體襯底與多晶矽一起腐蝕，形成溝槽；在溝槽內面上形成柵絕緣膜；採用離子注入法，按根據溝槽深度和溝槽寬度改變的照射角，形成第二導電類型的體區；在溝槽內埋置多晶矽；通過對多晶矽進行深腐蝕在溝槽中形成柵電極；採用離子注入法，按與垂直方向成30°～60°的照射傾角，形成第一導電類型的低濃度源區；和採用離子注入法，按與垂直方向成7°～1°的照射傾角，形成第一導電類型的高濃度源區。
17．根據權利要求16的垂直MOS電晶體的製造方法，其特徵在於，形成溝槽的平面布圖的層疊膜，是從半導體襯底主表面排序的氧化膜和氮化矽。
18．根據權利要求16的垂直MOS電晶體的製造方法，其特徵在於，形成溝槽的平面布圖的層疊膜，是從半導體襯底主表面排序的氧化膜和光刻膠。
19．根據權利要求16的垂直MOS電晶體的製造方法，其特徵在於，形成溝槽的腐蝕設備與進行多晶矽深腐蝕從而形成柵電極的設備相同。
全文摘要
提供一種垂直MOS電晶體,其中改善了高頻特性,實現了低電壓工作,獲得了波動小的穩定特性。溝槽柵氧化之後,採用傾斜離子注入在側壁形成體區,形成柵電極之後,採用傾斜離子注入形成低濃度源區,從而抑制了柵和源之間的電容以及柵和漏之間的電容。當採用上述體區形成方法時,溝道區的漏和源之間的雜質分布也得以均勻。此外,由於溝道長度決定了腐蝕設備,通過對溝槽腐蝕和柵電極腐蝕採用相同的設備,能夠獲得穩定溝道長度。
文檔編號H01L21/265GK1294415SQ0013531
公開日2001年5月9日 申請日期2000年10月18日 優先權日1999年10月18日
發明者原田博文 申請人:精工電子有限公司