一種應用於高精度逐次逼近模數轉換器的數字校準方法
2023-08-12 22:20:21 4
一種應用於高精度逐次逼近模數轉換器的數字校準方法
【專利摘要】本發明公開了一種應用於高精度逐次逼近模數轉換器的數字校準方法，包括：步驟（1）校準DAC的設計：將所述主DAC高段中每一位電容的誤差電壓數位化，將上述處理後的校準碼進行數模轉換；步驟（2）數字校準時序的設計，包括獲取校準碼、採樣保持和逐位轉換；將本發明方法應用在高精度逐次逼近型的模數轉換器中，對分段式主數模轉換器（DAC）中高段部分的電容陣列進行數字校準，可以減小由於寄生電容和工藝製造誤差而帶來的電容間失配，極大的修正了高段中相鄰位電容由於失配造成不再是呈精準的二倍關係的問題，有效提高了逐次逼近型模數轉換器精度。
【專利說明】一種應用於高精度逐次逼近模數轉換器的數字校準方法
【技術領域】
[0001]本發明作為對逐次逼近模數轉換器(SAR ADC)中主數模轉換(DAC)陣列進行校準的方法，應用在高精度SAR ADC的設計中，通過在比較器的負相端增加一個校準電容陣列，並配合發明的校準算法，實現對主DAC中由於工藝偏差和寄生效應所產生的電容失配進行校準，從而提高整體模數轉換器的精度。
【背景技術】
[0002]作為連接模擬信號和數位訊號之間的橋梁，模數轉換器在集成電路和信息產業中發展迅速，電荷再分配型(Charge-Redistribution)逐次逼近(SAR)模數轉換器(ADC)自上世紀80年代被提出以來[1]，以其具有中等轉換精度、中等轉換速度、低功耗和低成本的綜合優勢，得到廣泛應用。
[0003]在逐次逼近模數轉換器中，數模轉換器(DAC)有著將參考電壓(Vref)進行二分的重要作用，即通過數字邏輯單元控制開關的動作，實現DAC對參考電壓(VMf)的二分，得到Vref/2、Vref/4、Vref/8……再將輸入電壓(Vin)與該DAC產生的電壓做比較，Vin較大時，比較器輸出為高電平，即數字電路記錄該位的碼值為「1」，反之，Vin較小時，比較器輸出為低電平，即數字電路記錄該位碼值為「O」。依此類推進行N次比較，即可得到N位的轉換結果。
[0004]作為SAR ADC組成的關鍵單元之一，二進位加權電容陣列構成的數模轉換器(DAC)的精度直接決定著整個模數轉換器(ADC)的精度。在現有工藝情況下，各種器件以及走線的寄生電阻和寄生電容，以及工藝製造過程中的誤差，使得DAC相鄰位的電容之間的二倍關係不夠精確，極大的限制了 ADC精度的提高。
[0005]為了提高精度，文獻[2]中提出了對於高精度的SAR ADC採用分段式的電容陣列結構，以減小電容的數量， 避免過大的引入失配。但是在現有工藝製造的條件下，電容的最小失配率為0.1%，這意味著整個ADC的精度最高只能達到10位左右[3]，所以對這種由於工藝偏差而帶來的失配，必須要動態實時的對其進行校準。本發明就是面向這種分段式電容陣列而提出的一種數字校準方法，可以有效獲取電容之間的失配誤差，然後在逐位轉換時將校準碼補償回去，以達到校準的目的。
[0006]參考文獻:
[0007]1、《一種用於14bit SAR ADC的DAC設計》劉永紅，何明華；中國集成電路，2010年11月刊，總第138期。
[0008]2、《逐次逼近Α/D轉換器綜述》孫影，李冬梅；微電子學，2007年第37卷第4期。
[0009]3、((SARAD轉換器中電容失配問題的分析》周文婷，李章全；微電子學，2007年第37卷第2期。
【發明內容】
[0010]針對上述現有技術，本發明提供一種應用於高精度逐次逼近模數轉換器的數字校準方法，應用在高精度逐次逼 近型的模數轉換器中，對分段式主數模轉換器(DAC)中高段部分的電容陣列進行數字校準，以減小由於寄生電容和工藝製造誤差而帶來的電容間失配，提高逐次逼近型模數轉換器精度。
[0011]為了解決上述技術問題，本發明一種應用於高精度逐次逼近模數轉換器的數字校準方法，其中，主DAC為多段式電容陣列結構，校準DAC由多個並聯的子DAC構成；所述子DAC的數量與所述主DAC中高段電容陣列的位數相同；在多個並聯的子DAC的輸出端同時並聯有一接地的大電容以及一個接共模電壓的開關，該大電容的容值為幾十倍至數百倍單位電容；每個子DAC由二進位加權的電容陣列構成，在多個並聯的子DAC的電容下極板上設有接地GND的開關和接參考電壓VMf的開關,每個子DAC的輸出端均分別串聯一個電容接入到所述校準DAC的輸出端；該方法包括以下步驟:
[0012]步驟一、校準DAC的設計，包括:
[0013]步驟(1-1)、將所述主DAC高段中每一位電容的誤差電壓數位化:定義校準DAC中電容下極板接地GND為0，接參考電壓VMf為1，初始態所有子DAC電容的下極板都接GND，則對應的初始態的校準碼為00000000，然後再依次切換開關，使得該校準碼逐個加1，如000
【權利要求】
1.一種應用於高精度逐次逼近模數轉換器的數字校準方法，其中，主DAC為多段式電容陣列結構，校準DAC由多個並聯的子DAC構成；所述子DAC的數量與所述主DAC中高段電容陣列的位數相同；在多個並聯的子DAC的輸出端同時並聯有一接地的大電容以及一個接共模電壓Vm的開關，該大電容的容值為幾十倍至數百倍單位電容；每個子DAC由二進位加權的電容陣列構成，在多個並聯的子DAC的電容下極板上設有接地GND的開關和接參考電壓的開關，每個子DAC的輸出端均分別串聯一個電容接入到所述校準DAC的輸出端； 其特徵在於，該方法包括以下步驟: 步驟一、校準DAC的設計，包括: 步驟(1-1)、將所述主DAC高段中每一位電容的誤差電壓數位化:定義校準DAC中電容下極板接地GND為O，接參考電壓Nrei為1，初始態所有子DAC電容的下極板都接GND，則對應的初始態的校準碼為00000000，然後再依次切換開關，使得該校準碼逐個加1，如00000000->00000001->00000010->00000011->......校準DAC的輸出信號會按照一個固定的小電壓值有規律的呈臺階狀逐步上升；同理，如果子DAC的初始態是電容下極板全接VMf，則對應的初始校準碼為 11111111，然後使其逐個減100->……校準DAC的輸出信號按照一個固定的小電壓值有規律的呈臺階狀逐步下降；步驟(1-2)、將上述處理後的校準碼進行數模轉換:將處理好後的校準碼加到子DAC的電容陣列中，此刻在校準DAC輸出端產生的模擬信號與主DAC中產生的誤差電壓抵消；步驟二、數字校準時序的設計，包括: 步驟(2-1)、獲取校準碼:通過主DAC在第一狀態和第二狀態間的切換，在主DAC的輸出端得到誤差電壓，所述誤差電壓加在一比較器的正相端，該比較器的負向端連接至校準DAC ;通過調節所述校準DAC，將該誤差電壓存儲在所述校準DAC上； 步驟(2-2)、採樣保持: 在採樣階段中，主DAC中高段電容的下極板接輸入電壓Vin，而上極板連接至共模電壓V?,中低段電容的下極板接地GND，整個主DAC中電容上的總電荷Qa為:
2.根據權利要求1所述應用於高精度逐次逼近模數轉換器的數字校準方法，其中，步驟(2-1)的具體過程如下: I)主DAC第一狀態的定義: 主DAC第一狀態是指在獲取主DAC高段中某一位電容的誤差電壓時，將該位電容接地GND，高段中其餘的電容都接參考電壓VMf，同時，低段中的所有電容都接地GND ;高段中的所有電容記為Ctl~Cn，高低段之間的耦合電容及低段陣列中所有電容的等效電容記為Q，在獲取校準碼階段中，所述高低段之間的耦合電容及低段陣列中所有電容的等效電容(^恆接地GND ;在獲取最高位電容誤差時，高段中，最高位的電容Cn接地GND，其餘的低位電容接參考電壓VMf，而電容的上極板接共模電壓V? ;此時整個主DAC所有電容上存儲的電荷Q1為:
【文檔編號】H03M1/10GK103873059SQ201410085195
【公開日】2014年6月18日 申請日期:2014年3月10日 優先權日:2014年3月10日
【發明者】趙毅強, 戴鵬, 趙飛, 李雪梅 申請人:天津大學