防靜電保護電路的製作方法

2023-07-29 21:48:51

專利名稱：防靜電保護電路的製作方法
技術領域：
本發明涉及半導體技術，特別涉及一種防靜電保護電路。
背景技術：
隨著半導體晶片的運用越來越廣泛，運用範圍和領域越來越大，所涉及到的靜電損傷也越來越多。通常穿尼龍製品的人體靜電可能達到21，000V的高壓，750V左右的放電可以產生可見火花，而僅IOV左右的電壓就可能毀壞沒有靜電保護(electrostaticdischarge, ESD)的晶片，現在已經有很多種防靜電保護設計和應用，通常有柵接地的N型場效應電晶體(Gate Grounded NMOS，GGNMOS)保護電路、二極體保護電路、可控矽(SiliconControlled Rectifier, SCR)電路等等。 柵接地的N型場效應電晶體(Gate Grounded NM0S， GGNM0S)保護電路如圖1所示，它實現防靜電保護的工作過程是首先是靜電使此電晶體的漏極電壓不斷上升，當漏極電壓上升到結的擊穿電壓(BreakdownVoltag)時，漏極將產生一個較大的擊穿電流，此電流流向襯底，從而在電流通路上形成一定的壓降，當壓降達到一定程度的時候，漏極，襯底和源極所形成的NPN型三極體將開啟，而三極體有電流放大作用，從而增大了電流，瀉放靜電到地，同時也使得漏極的電壓下降，N型場效應電晶體工作時使漏極電壓維持在鉗壓(Trigger Voltage)即結的擊穿電壓(Breakdown Voltag)和持有電壓(Holding Voltage)之間，保護內部電路不被高電壓損壞。 但當地端電壓高於晶片內部電路端電壓時，此時柵接地的N型場效應電晶體相當於一個由襯底到漏極的PN二極體正嚮導通，無法實現反向電壓保護。

發明內容
本發明要解決的一個技術問題是提供一種防靜電保護電路，能夠實現反向電壓保護。 為解決上述技術問題，本發明的防靜電保護電路，包括一 NM0S管和第一 PM0S管；該NM0S管襯底同源極相連後接地，柵極接地；第一 PM0S管襯底同漏極相連後接該NM0S管漏極，源極接晶片內部電路，柵極同漏極相接。 本發明的防靜電保護電路，還可以包括第二PM0S管、第三PM0S管；第二PMOS管漏極接晶片內部電路，襯底同源極相連後接第三PMOS管漏極；第三PMOS管源極接工作電源，襯底同漏極相連後接第二 PMOS管源極。 本發明的防靜電保護電路，當晶片內部電路端的電壓出現靜電高壓時，能通過柵接地的N型場效應電晶體進行洩放到地，保護晶片內部電路不被高電壓損壞。而只有地端電壓高於晶片內部電路瑞的電壓為Vevp+0. 7V以上時，地端與晶片內部電路端之間才會導通，能夠實現反向電壓保護。


下面結合附圖及具體實施方式
對本發明作進一步詳細說明。
圖1是柵接地的N型場效應電晶體防靜電保護電路示意圖；
圖2是本發明的防靜電保護電路一實施方式電路圖。
具體實施例方式
本發明的防靜電保護電路一實施方式如圖2所示，包括一 NM0S管Nl和第一 PMOS 管Pl，該NMOS管Nl襯底同源極相連後接地，柵源之間接有電阻，防止柵極擊穿時，產生大 電流，第一 PMOS管PI襯底同漏極相連後接該NMOS管Nl漏極，源極接晶片內部電路，柵漏 之間接有電阻，防止柵極擊穿時，產生大電流；還包括第二 PMOS管P2、第三PMOS管P3，第二 PMOS管P2漏極接晶片內部電路，襯底同源極相連後接第三PMOS管P3漏極，柵源之間接有 電阻，防止柵極擊穿時，產生大電流滯三PMOS管P3源極接工作電源VDD，襯底同漏極相連 後接第二 PMOS管P2源極，柵漏之間接有電阻，防止柵極擊穿時，產生大電流。
當地端電壓高於晶片內部電路端電壓時，假如沒有第一PMOS管Pl，當地端電壓高 於晶片內部電路端電壓0. 7V，此時NMOS管Nl正嚮導通，地端與晶片內部電路端之間有大電 流，當在晶片內部電路端與NMOS管Nl之間串聯一個如圖2所示的第一 PMOS管PI時，第一 PMOS管PI的反向擊穿電壓為V，， V,。^大於反向保護電壓範圍，只有地端電壓高於晶片 內部電路端的電壓為Vevp+0.7V以上時，地端與晶片內部電路端之間才會導通。晶片內部電 路端與工作電源VDD端的原理相似，當晶片內部電路端電壓高於工作電源端電壓時，假如 只有第二 PMOS管P2，當晶片內部電路端電壓高於工作電源端電壓0. 7V時，此時第二 PMOS 管P2正嚮導通，晶片內部電路端與工作電源端之間有大電流，當在工作電源VDD端同第二 PM0S管P2間串聯一個如圖2中所示的第三PMOS管P3，第三PMOS管P3的反向擊穿電壓 為VBVP，VBVP+0. 7V大於反向保護電壓範圍，只有晶片內部電路端的電壓高於工作電源VDD的 電壓為VBVP+0. 7V時，晶片內部電路端與工作電源VDD端之間才會導通。對於工作電源VDD 端與地端之間，只有地端電壓高於工作電源VDD端的電壓為2VBVP+1. 4V時，地端與工作電源 VDD端之間才能導通，這樣的話就實現了晶片內部電路端與地，工作電源VDD與晶片內部電 路，工作電源VDD與地之間的反向電壓保護的防靜電保護電路結構。能在保證正常的防靜 電保護能力情況下，還能保證晶片內部電路端與地、工作電源VDD與晶片內部電路、工作電 源VDD與地之間的反向電壓保護。 例如，在一款車用線性磁傳感器晶片中，由於此晶片要求的工作電壓範圍為 +14V _14V，在此晶片中加入運用了上述防靜電保護電路的10 (輸入輸出電路)結構，在 保證了HBM (human body model,人體模型)模式下3000V, MM (machine model，機械模型) 模式下300V的防靜電保護能力條件下，可實現-14V的反向電壓保護能力。
權利要求
一種防靜電保護電路，其特徵在於，包括一NMOS管和第一PMOS管；該NMOS管襯底同源極相連後接地，柵極接地；第一PMOS管襯底同漏極相連後接該NMOS管漏極，源極接晶片內部電路，柵極同漏極相接。
2. 根據權利要求l所述的防靜電保護電路，其特徵在於，該NMOS管柵極同地之間接有 電阻，第一PMOS管柵極同漏極間接有電阻。
3. 根據權利要求1所述的防靜電保護電路，其特徵在於，還包括第二PM0S管、第三 PMOS管；第二 PMOS管漏極接晶片內部電路，襯底同源極相連後接第三PMOS管漏極；第三 PMOS管源極接工作電源，襯底同漏極相連後接第二 PMOS管源極。
4. 根據權利要求3所述的防靜電保護電路，其特徵在於，第二 PMOS管柵極同源極之間 接有電阻；第三PMOS管柵極同漏極之間接有電阻。
全文摘要
本發明公開了一種防靜電保護電路，包括一NMOS管和第一PMOS管；該NMOS管襯底同源極相連後接地，柵極接地；第一PMOS管襯底同漏極相連後接該NMOS管漏極，源極接晶片內部電路，柵極同漏極相接。該防靜電保護電路，能夠實現反向電壓保護。
文檔編號H02H9/00GK101752849SQ20081004408
公開日2010年6月23日 申請日期2008年12月11日 優先權日2008年12月11日
發明者古炯鈞, 周平, 王楠 申請人:上海華虹Nec電子有限公司