一種無片外電容的電荷泵電路的製作方法

2023-12-03 15:48:31 2

本發明涉及集成電路領域，更具體地，涉及一種無片外電容的電荷泵電路。

背景技術：

在現代集成電路技術中，晶片內有時需要產生一個比電源電壓高的電壓。電荷泵電路由於其具有結構簡單、紋波較小、不需要電感的優勢，從而在需要高壓的應用場合獲得了廣泛使用。

隨著集成電路工藝的不斷發展，晶片集成度越來越高。對於SoC晶片，高集成度必然導致晶片上的PAD越來越多，而封裝形式決定了PAD是有限的，因此，對於電源管理電路外接PAD的數量是電路設計者必須考慮的。傳統的電荷泵電路一般都需要晶片外接一個大電容用於頻率補償及濾波，這樣額外需要一個PAD，從而增加了晶片成本。

因此，設計一個結構簡單、性能優良、無片外電容的電荷泵是業界所需要的。

技術實現要素：

本發明的目的在於克服現有技術存在的上述缺陷，提供一種無片外電容的電荷泵電路。

為實現上述目的，本發明的技術方案如下：

一種無片外電容的電荷泵電路，包括：

耦接的一帶隙基準電壓源、一運算放大器、一電荷泵模塊、一輸出電壓檢測及反饋網絡以及一頻率補償網絡；

其中，所述帶隙基準電壓源用於為整體電路提供一個與溫度、電源電壓無關的穩定參考電壓，所述運算放大器與輸出電壓檢測及反饋網絡構成一個負反饋系統，用於檢測並調整最終電荷泵模塊的輸出電壓，所述電荷泵模塊用於產生兩倍輸入電壓的輸出，所述頻率補償網絡用於保證整體電路的頻率穩定性。

優選地，所述帶隙基準電壓源的輸出端與運算放大器的負向輸入端相連。

優選地，所述電荷泵模塊包括一電晶體、第一-第四開關以及一第一電容，所述電晶體的柵極與運算放大器的輸出端相連，漏極與第一、第二開關的一端相連，源極接電源正極，所述第一開關的另一端與第一電容的一端以及第三開關的一端相連接，所述第二開關的另一端與第一電容的另一端以及第四開關的一端相連接，所述第三開關的另一端與電荷泵模塊的輸出端相連，所述第四開關的另一端接電源負極。

優選地，所述電晶體為PMOS管。

優選地，所述輸出電壓檢測及反饋網絡包括一第一電阻及一第二電阻，所述第一電阻的一端與電荷泵模塊的輸出端相連，另一端與運算放大器的正向輸入端以及第二電阻的一端相連，所述第二電阻的另一端與電源負極相連。

優選地，所述頻率補償網絡包括一第三電阻和第二-第四電容，所述第三電阻的一端與所述電晶體的柵極相連，另一端與所述第二電容的一端相連，所述第二電容的另一端與電荷泵模塊的輸出端相連接，所述第三電容的一端與電荷泵模塊的輸出相連，另一端與所述運算放大器的正向輸入端相連，所述第四電容的一端與電荷泵模塊的輸出端相連，另一端與電源負極相連。

優選地，所述第三電阻與第二電容構成一密勒補償電路。

優選地，所述第三電容與第一、第二電阻構成一相位超前補償電路。

優選地，所述第四電容用於減小電荷泵模塊的輸出紋波。

從上述技術方案可以看出，本發明以一帶隙基準電壓源、一運算放大器、一電荷泵模塊、一輸出電壓檢測及反饋網絡、一頻率補償網絡組成無片外電容的電荷泵電路，通過帶隙基準電壓源為整體電路提供一個穩定的參考電壓，運算放大器與輸出電壓檢測及反饋網絡構成一個負反饋系統，用於檢測並調整最終電荷泵的輸出電壓，電荷泵模塊用於產生兩倍輸入電壓的輸出，頻率補償網絡用於保證整個環路的頻率穩定性。本發明可用於SoC晶片內部產生高電壓，而且不需要外接片外電容，電路架構簡單、穩定，易於廣泛推廣使用。

附圖說明

圖1是本發明一較佳實施例的一種無片外電容的電荷泵電路的結構原理圖。

具體實施方式

下面結合附圖，對本發明的具體實施方式作進一步的詳細說明。

在以下本發明的具體實施方式中，請參閱圖1，圖1是本發明一較佳實施例的一種無片外電容的電荷泵電路的結構原理圖。如圖1所示，本發明的一種無片外電容的電荷泵電路，包括耦接的一帶隙基準電壓源2、一運算放大器(OPA)3、一電荷泵模塊1、一輸出電壓檢測及反饋網絡5以及一頻率補償網絡4。其中，圖示電路的電源正極為VDD，電源負極為VSS。

請參閱圖1。所述帶隙基準電壓源2的輸出端VREF與運算放大器OPA的負向輸入端相連，用於為整體電路提供一個與溫度、電源電壓無關的穩定參考電壓。所述電荷泵模塊1可由一電晶體M1，一第一開關S1，一第二開關S2，一第三開關S3，一第四開關S4，以及一第一電容C1構成。其中，所述電晶體M1為PMOS管，其柵極與所述運算放大器OPA的輸出端相連接於節點N2，所述電晶體M1的源極接電源正極VDD，漏極與所述第一開關S1的一端以及所述第二開關S2的一端相連接於節點N3。所述第一開關S1的另一端與所述第一電容C1的一端以及第三開關S3的一端相連接於節點N4。所述第二開關S2的另一端與所述第一電容C1的另一端及所述第四開關S4的一端相連接於節點N5。所述第三開關S3的另一端與電荷泵模塊的電壓輸出端VOUT相連。所述第四開關的另一端接電源負極VSS。所述電荷泵模塊用於產生兩倍輸入電壓的輸出。

請參閱圖1。所述輸出電壓檢測及反饋網絡5可由一第一電阻R1及一第二電阻R2構成。所述第一電阻R1的一端與電荷泵模塊的輸出端VOUT相連，另一端與運算放大器OPA的正向輸入端以及所述第二電阻R2的一端相連接於節點N1。所述第二電阻R2的另一端與電源負極VSS相連。所述運算放大器3與輸出電壓檢測及反饋網絡5構成一個負反饋系統，用於檢測並調整最終電荷泵模塊1的輸出電壓。

請參閱圖1。所述頻率補償網絡4可由一第三電阻R3、一第二電容C2、一第三電容C3以及一第四電容C4構成。所述第三電阻R3的一端與所述電晶體M1的柵極相連，另一端與所述第二電容C2的一端相連，所述第二電容C2的另一端與電荷泵模塊的輸出端VOUT相連接。所述第三電容C3的一端與所述電荷泵模塊的輸出端VOUT相連，另一端與所述運算放大器的正向輸入端相連。所述第四電容C4的一端與電荷泵模塊的輸出端VOUT相連，另一端與電源負極VSS相連。所述頻率補償網絡用於保證整體電路的頻率穩定性。

現對上述本發明無片外電容的電荷泵電路的工作原理說明如下：

如圖1所示，以圖中帶隙基準電壓源的輸出電壓為VREF，則本發明無片外電容的電荷泵電路的輸出電壓VOUT為：

<![CDATA[ V O U T = V R E F ( 1 + R 2 R 1 ) ]]>

其中，R1為所述第一電阻，R2為所述第二電阻。

圖1中虛線框1中代表所述電荷泵模塊。其中，第一開關S1和第四開關S4由時鐘CLK1控制，第二開關S2和第三開關S3由時鐘CLK2控制。時鐘CLK1與CLK2為一對兩相非交疊時鐘，高電平為VDD，低電平為VSS。設電晶體M1的漏極電壓為VX，則當時鐘CLK1為VDD、時鐘CLK2為VSS時，節點N4電壓上升為VX，節點N5電壓為VSS。之後，當時鐘CLK1為VSS、時鐘CLK2為VDD時，節點N5電壓變為VX，無片外電容的電荷泵電路的輸出電壓VOUT即上升為2VX。

上述電路中，輸出電壓檢測和調整模塊的功能是保證：

<![CDATA[ V O U T = V R E F ( 1 + R 2 R 1 ) = 2 V X ]]>

當檢測到輸出電壓VOUT上升時，運算放大器輸出端的電壓即上升，使得電晶體M1的漏極電壓VX下降，導致輸出電壓VOUT下降；相反的，當輸出電壓VOUT下降時，會導致電晶體M1的漏極電壓VX上升，使輸出電壓VOUT相應上升，由此保證了電荷泵輸出電壓VOUT的穩定。

圖1中，由電阻R3和電容C2構成密勒補償電路，以實行密勒電容補償；由電阻R1、R2、電容C3構成相位超前補償電路，以實行相位超前補償，從而共同保證了環路的穩定性。而將電容C4接在電荷泵的輸出端，可用於減小電荷泵模塊的輸出紋波。

綜上所述，本發明以一帶隙基準電壓源、一運算放大器、一電荷泵模塊、一輸出電壓檢測及反饋網絡、一頻率補償網絡組成無片外電容的電荷泵電路，通過帶隙基準電壓源為整體電路提供一個穩定的參考電壓，運算放大器與輸出電壓檢測及反饋網絡構成一個負反饋系統，用於檢測並調整最終電荷泵的輸出電壓，電荷泵模塊用於產生兩倍輸入電壓的輸出，頻率補償網絡用於保證整個環路的頻率穩定性。本發明可用於SoC晶片內部產生高電壓，而且不需要外接片外電容，電路架構簡單、穩定，易於廣泛推廣使用。

以上所述的僅為本發明的優選實施例，所述實施例並非用以限制本發明的專利保護範圍，因此凡是運用本發明的說明書及附圖內容所作的等同結構變化，同理均應包含在本發明的保護範圍內。