半導體器件的隔離方法
2023-11-03 11:42:42 2
專利名稱：半導體器件的隔離方法
技術領域：
本發明涉及半導體器件的一種隔離方法，這種方法通過避免鳥嘴現象的形成能將隔離區減小到最小程度。
近來，由於半導體器件趨向於高集成度的方向發展，對各毗鄰有源區起絕緣作用的隔離區應隨晶片尺寸的減小成比例地縮小。尤其是，隔離區的大小是確定存儲器件尺寸的一個主要因素，因而迄今對如何減小隔離區開展了許多研究工作。
通常，這類隔離方法採用矽局部氧化法(LOCOS)、溝道屏蔽和場屏蔽法等;其中LOCOS法廣泛用以在矽襯底的表面上形成氧化層和氮化層之後，通過高溫氧化形成隔離區，然後依次從隔離區除去氮化層。
但在隔離狹窄的有源區時就有問題，這是由於高溫氧化過程中從隔離區延伸到有源區中的鳥嘴現象引起的。此外氧化過程中的應力還會引起位錯，從而導致以後P-N結的漏洩電流。
因此LOCOS法不適宜隔離亞微米器件。因而歷來對這類亞微米器件都建議採用溝道屏蔽法和場屏蔽法。溝道屏蔽法能完美地隔離亞微米器件。可是還存在諸如結和電晶體的特性變壞等之類的這種問題。為消除形成溝道過程中蝕刻襯底所產生的結晶缺陷，還需要特殊的設備和技術。
另一方面，場屏蔽隔離在互連各元件時很費事，因為要往場極板上加偏壓。此外還要適當消除場極板與其它電極之間的漏洩電流。
綜上所述，可見要有效地進行隔離是很困難的。為避免上述問題而提出的各種方法因特別的工藝和設備而不適用於實際產品。
本發明的目的是提供一種不會產生鳥嘴現象的半導體器件隔離方法。
本發明的另一個目的是提供一種用傳統工藝能形成亞微米隔離區而不致使器件的特性變壞的半導體器件隔離方法。
本發明提供的半導體器件的隔離方法包括下列步驟形成多層結構，它包括在第一導電半導體襯底上生長氧化物層之後，形成至少一層多晶矽層和接著是一層氮化物層;從多層結構(不包括多晶矽層)中除去預定的各部分，由此刻劃出有源區和隔離區;以離子注入方式在襯底的整個表面上注入第一導電雜質，以便在隔離區形成溝道阻擋區;除去氮化物層上的多層結構，然後將預定厚度的多晶矽層氧化，形成覆蓋氧化物層;除去隔離區上的氮化物層和多晶矽層，然後除去覆蓋氧化物層和有源區上的氧化物層，以此來形成隔離層;在結構的整個表面澱積氧化層，並再次將其在各向不均勻地加以蝕刻，以此在隔離區側壁形成分隔層;在有源區的襯底上形成控制極氧化物層;在控制極氧化物層上形成控制極電極;然後在各控制極電極底下的溝道區兩側分別形成第二導電擴散區。
從下面結合附圖對本發明的一些最佳實施例的說明中可以更清楚地了解本發明的上述和其它目的、特點和優點。附圖中
圖1(A)-(D)是說明本發明半導體器件隔離方法的各製造工序的剖面示意圖;
圖2則是圖1(D)所示的控制電極的剖面示意圖。
現在參看附圖更詳細地說明本發明的內容。
圖1(A)-(D)示出了本發明半導體器件隔離方法的一個實施例。如圖1(A)所示，用一般化學汽相澱積法(CVD)依次在P型矽襯底上形成多層結構。多層結構由3000～4000埃的氧化物層3、1000～2000埃的多晶矽層5、1000～2000埃的氮化物層7和3000～4000埃的氧化物層9構成。
隔離區是用一般光刻工藝從氮化物層7和氧化物層9除去預定的部分刻劃出來的。隔離區可刻劃到亞微米級的範圍，即小到光刻工藝的極限值，其餘未從氮化物層7和氧化物層9除去的部分就成了有源區。
參看圖1(B)，溝道阻擋區11是通過在200千電子伏特下注入1×1012～1×1013/釐米2劑量的P型雜質離子在襯底表面上形成的，此時有源區上的氧化物層9系用作雜質阻擋層。接著，藉助溼法腐蝕除去有源區上的氧化物層9。500～1000埃厚的覆蓋氧化物層13是通過使暴露著的隔離區上的多晶矽層5熱氧化形成的，此時有源區上的氮化物層7用作氧化阻擋層。多晶矽層5被氧化到預定的厚度。下一步工序是藉助於溼法腐蝕除去氮化物層7，此時復蓋氧化物層13用作腐蝕阻擋層。
參看圖1(C)，結構表面上的氧化物層3和13是用RIE法同時除去的。在蝕刻隔離區上的氧化物層3和有源區上的覆蓋氧化物層13的過程中，多晶矽層5形成作為保護層的隔離氧化物層15。經蝕刻剩下的氧化物層用作隔離層15。在上述工藝中，由於隔離層15不是借熱氧化形成的，因而可以消除因局部氧化物熱生長而產生的鳥嘴現象和位錯。此外還抑制了在溝道阻擋區離子注入的雜質擴散入襯底1。
參看圖1(D)，分隔層17是在結構整個表面上澱積氧化層之後用深腐蝕法在隔離層15的側壁上形成的。隔離層15上的多晶矽層5是在深腐蝕過程和以後的氧化過程中除去的。接著，在襯底1暴露的表面上形成控制極氧化物層19，並在控制極氧化物層19預定的位置上形成控制極電極21。擴散區23是以離子注入方式注入象磷或砷之類n型雜質形成的，用作源極和漏極。
控制極電極21底下的襯底1表面用作溝道區25，供電連接各擴散區之用。擴散區23與溝道阻擋區11不重疊，從而提高了擊穿電壓。
圖2示出了圖1(D)所示的控制極電極21的剖視圖。與圖1(D)中同樣的部分用同樣的編號表示。圖2中，溝道狹窄效應是這樣避免的，因為隔離層不是通過熱氧化形成的，使得用作為溝道阻擋區的區域11中注入的雜質不致擴散入有源區，從而防止溝道區25變窄。多層結構由氮化物層和氧化物層構成，但也可以採用其它組成方式而仍在本發明的真實範圍內，只要其中先後包括有氮化物層和氧化物層即可。
如到此為止所談到的那樣，隔離層僅僅是用CVD(化學汽相澱積)法和光刻蝕法形成，這樣可以避免應力所引起的鳥嘴現象和位錯，而且用作溝道阻擋區的離子注入區的雜質不致擴散入有源區中。此外，在隔離層側壁形成的分隔層還可以防止注入離子所形成的擴散區與溝道阻擋區接觸。因為在形成隔離層的過程中不採用熱氧化，因此，本發明具有很大的優點。
按照本發明，不僅可以通過防止鳥嘴現象的形成將隔離極限擴大到亞微米範圍，而且還可以避免因應力引起的位錯而產生漏洩電流。此外由於離子注入區的雜質不會擴散入有源區，因而可以有效地防止溝道狹窄效應。於是由於分隔層避免了擴散區與離子注入區之間的接觸，因而可以提高擊穿電壓。
本發明決不受上述實施例的限制。顯然，熟悉本技術領域的人士參考本發明的說明書是可以對本發明上述公開的和其它實施例進行種種修改的。由於這些修改或實施例都屬於本發明的真實範圍，因而本說明書所附的權利要求書理所當然地包括任何這類修改或實施例。
權利要求
1.半導體器件的一種隔離方法，其特徵在於，該方法包括下列步驟形成多層結構，它包括在第一導電半導體襯底上生長氧化物層之後，形成至少一層多晶矽層和接著是一層氮化物層；從多層結構(不包括多晶矽層)中除去預定的各部分，由此刻劃出有源區和隔離區；以離子注入方式在襯底的整個表面上注入第一導電雜質，以便在隔離區形成溝道阻擋區；除去氮化物層上的多層結構，然後將預定厚度的多晶矽層氧化，形成覆蓋氧化物層；除去隔離區上的氮化物層和多晶矽層，然後除去覆蓋氧化物層和有源區上的氧化物層，以此來形成隔離層；在結構的整個表面澱積氧化物層，並再次將其加以蝕刻，以此在隔離區側壁形成分隔層；在有源區的襯底上形成控制極氧化物層；在控制極氧化物層上形成控制極電極；以及在各控制極電極底下的溝道區兩側分別形成第二導電擴散區。
2.根據權利要求1所述的方法，其特徵在於，所述多層結構由多晶矽層、氮化物層和氧化物層構成。
3.根據權利要求1所述的方法，其特徵在於，多晶矽留在覆蓋氧化層底部。
4.根據權利要求3所述的方法，其特徵在於，隔離層系用多晶矽作為雜質阻擋層形成的。
全文摘要
半導體器件隔離法包括形成多層結構；刻出有源區隔離區；形成溝道阻擋區；除去氮化層上的多層結構形成覆蓋氧化層；除去氮化層多晶矽層上的多層結構形成隔離層，並在側壁形成分隔層；形成控制極氧化層和控制極；形成第二導電擴散區。形成隔離層採用CVD和光刻法，不致因應力產生鳥嘴現象和位錯。分隔層防止溝道阻擋區與離子注入雜質形成的擴散區接觸。本發明的隔離極限達正微米範圍，避免溝道狹窄效應，提高擊穿電壓。
文檔編號H01L21/76GK1059424SQ90109410
公開日1992年3月11日 申請日期1990年11月20日 優先權日1990年8月18日
發明者權五鉉, 裴東住 申請人:三星電子株式會社