存儲器件及其操作和製造方法

2023-12-01 19:24:16

專利名稱：存儲器件及其操作和製造方法
存儲器件及其操作和製造方法優先權聲明本申請依照35 U.S.C. § 119要求2006年11月3日提交的韓國專 利申請No.10-2006-0108528和2007年2月13日提交的韓國專利申請 No.10-2007-0014989的優先權。為所有目的，在此通過參考將其整體內 容併入本文。 、技術領域實例性實施例涉及到存儲器件，例如，涉及到一種器件及諸如閃 存的非易失性且電可擦除半導體存儲器件的操作和方法。現有技術的描述非易失性存儲器即使在不提供功率時也保持存儲在其存儲單元中 的信息。實例包括掩膜ROM、 EPROM和EEPROM。非易失性存儲器廣泛地用在各種電子產品中，例如，個人計算機、 個人數字助理(PDA)，蜂窩電話、數字靜態相機、數字視頻攝像機、 電視遊戲機、存儲卡和其它電子器件。存儲卡類型可包括多媒體卡(MMC)、安全數字(SD)卡、小型 快閃記憶體卡、存儲棒、智能媒體卡和極限數字(xD)圖片卡。非易失性存儲器件當中，廣泛使用快閃記憶體。按照單元和位線的連接 結構，快閃記憶體可分為"或非"(NOR)型和"與非"(NAND)型。由於 讀取速度較快和寫操作較慢，因此NOR型快閃記憶體可用作代碼存儲器。由 於寫入速度較快且每單位面積價格較低，因此NAND型快閃記憶體可用作海 量存儲器件。NOR型快閃記憶體可用在PC、路由器或集線器中的BIOS /網絡中或者 用在電訊轉換器中。NOR型快閃記憶體也可用於存儲蜂窩電話、個人數字助 理(PDA) 、 POS或PCA的代碼或數據。NAND型快閃記憶體可用在用於移 動計算機、數位照相機、靜止和移動的接近CD質量的聲音和音頻記錄 器、剛性且可靠的存儲器如固態盤的存儲卡中。用於NOR型快閃記憶體的編程方法是熱載流子注入和用於NAND型閃 存的編程方法是Fowler-Nordheim (FN)隧道效應(tunneling)消費者電子裝置的進步引起對較高密度存儲器件的需求。滿足該 需求的製造器件的努力通常包括降低柵極結構的尺寸並降低或最小化 相鄰柵極結構之間的空隙。通過降低電晶體的溝道長度，源極和漏極對溝道區中電場或電勢 的影響會增加。這稱作"短溝道效應"。其他相關問題包括陷阱輔助洩漏電流(trap-assisted leakage current)。如圖37中所示，在現有電荷捕獲存儲器件10中，其包括襯 底12、隧道絕緣圖形14、電荷存儲圖形16、阻擋絕緣圖形18和導電 圖形20,例如，電子e—從電荷存儲圖形16通過阻擋絕緣圖形18洩漏 到導電圖形20，這是阻擋絕緣層中一個或多個缺陷D的結果。現有技術公開已經研究了非重疊MOSFET的特性，並報導了通過 使用短的非重疊距離、例如短於10nm，抑制了性能降低，這些結果表 明實際上可採用非重疊結構。現在參考根據2006年11月20日提交的美國專利申請 No.11/643,022的現有器件，在此通過參考將其整體內容併入本文，如 圖38中所示，存儲器可包括襯底10、溝道區40cC、邊緣場90、反型層410和源/漏區430處的反型層。如所示出的，將5V的通過電壓施 加到存儲器電晶體MTn.t和MTn+l，並將選擇電壓Vsel施加到存儲器晶 體管MT。。來自單元柵極電勢的邊緣場90可引起源極/漏極反向，其 能使得溝道區傳導電荷。現在參考根據美國專利7，081，651的現有器件，於圖39中示出， 柵極導電圖形可被圖形化以形成與單元陣列區域"a"中的第一有源區 103交叉的多條字線140，並在外圍電路區"b"中至少在第二有源區 203上形成柵極240。可在蝕刻柵極導電圖形的同時，通過等離子體過蝕刻並腐蝕在多 條字線140之間暴露出的第三絕緣圖形106。因此，在字線140邊緣附 近的第三絕緣圖形106中產生缺陷位置。隨後，穿過缺陷位置發生陷 阱到陷阱的遂穿(trap-to-trapcumieling)。存儲在稍後形成的電荷存儲 圖形中的電荷此時可被洩放到柵極，對器件操作具有不希望的影響。現在參考根據美國專利6.674,112的現有器件，於圖40中示出， 半導體集成電路器件包括非易失性存儲單元，其中每一個都可以包括 一個存儲電晶體TMc和兩個開關電晶體Tsw，其中存儲電晶體Tmc包括 連接到字線5的存儲柵極7。開關電晶體Tsw每一個都可以包括開關柵 極6—1和6 — 2、通過將電壓施加到開關柵極6—1和6 — 2形成於開關 柵極6—1和6 — 2下方的反型層20—1和20 — 2，該反型層20—1和 20 — 2用作存儲電晶體TMC的源極或漏極。發明內容實例性實施例提高或者最大化了器件性能。實例性實施例克服"短 溝道效應"和/或陷阱輔助洩漏電流。實例性實施例針對存儲電晶體，包括襯底、襯底上的隧穿絕緣圖 形、遂穿絕緣圖形上的電荷存儲圖形、電荷存儲圖形上的阻擋絕緣圖形和在阻擋絕緣圖形上的柵極，該阻擋絕緣圖形包圍該柵極。在實例性實施例中，非易失性存儲器可進一步包括串聯的多個存 儲電晶體和在串聯的多個單元電晶體中每一個之間的多個輔助結構。在實例性實施例中，多個輔助結構中的每一個都是虛擬掩模圖形。在實例性實施例中，每個虛擬掩模圖形都是絕緣體。'在實例性實施例中，非易失性存儲器可進一步包括在多個存儲晶 體管中每一個端部處的選擇電晶體、選擇電晶體包括阻擋絕緣圖形和選擇柵極、包圍選擇柵極的阻擋絕緣圖形和在每個選擇電晶體和多個 存儲電晶體之間的間隙壁。在實例性實施例中，襯底還進一步可在間隙壁下方的摻雜區。在實例性實施例中，非易失性存儲器可以進一步包括在多個存儲 電晶體每個端部處的虛擬選擇電晶體，該虛擬選擇電晶體包括阻擋絕緣圖形和虛擬選擇柵極，阻擋絕緣圖形包圍虛擬選擇柵極，在虛擬選 擇電晶體的每個端部處的選擇電晶體，選擇電晶體包括阻擋絕緣圖形 和選擇柵極，阻擋絕緣圖形包圍選擇柵極，在每個虛擬選擇電晶體和 多個存儲晶體之間的第一間隙壁，和在每個虛擬選擇晶體和每個晶體 管之間的第二間隙壁。在實例性實施例中，襯底可進一步包括在第一和第二間隙壁下方 的摻雜區。在實例性實施例中，多個輔助結構中的每一個都是輔助柵極結構。 在實例性實施例中，每個輔助柵極結構都是導體。11在實例性實施例中，每個輔助柵極結構都包括阻擋絕緣圖形和輔 助柵極。在實例性實施例中，非易失性存儲器可以進一步包括在多個單元 電晶體中每一個端部處的選擇電晶體，該選擇電晶體包括阻擋絕緣圖形和選擇柵極，阻擋絕緣圖形包圍選擇柵極，和在每個選擇電晶體和 多個單元電晶體之間的間隙壁。在實例性實施例中，襯底可進一步包括在間隙壁下方的摻雜區。在實例性實施例中，非易失性存儲器可進一步包括在多個單元晶 體管中每個端部處的虛擬選擇電晶體，虛擬選擇電晶體包括阻擋絕緣圖形和虛擬選擇柵極，阻擋絕緣圖形包圍虛擬選擇柵極，在虛擬柵極 的每個端部處的選擇電晶體，選擇電晶體包括阻擋絕緣圖形和選擇柵 極，阻擋絕緣圖形包圍選擇柵極，在每個虛擬選擇電晶體和多個單元 電晶體之間的第一間隙壁和在每個虛擬選擇電晶體和每個選擇電晶體 之間的第二間隙壁。在實例性實施例中，襯底可進一步包括在第一和第二間隙壁下方 的摻雜區。在實例性實施例中，疊置的非易失性存儲結構包括多個垂直疊置 的存儲器和在多個垂直疊置存儲器中每一個之間的絕緣體。在實例性實施例中，系統可包括用於接收系統數據並將數據向外 發送到系統的接口，用於從用戶接收輸入數據並將輸出數據輸出到數 據的I/0設備，用於控制系統操作的控制器，非易失性存儲器，用於存 儲通過控制器執行的指令，以及總線，用於在接口、 1/0設備、控制器 和非易失性存儲器之間傳送數據。實例性實施例涉及到非易失性存儲器，包括，至少一個存儲器單 元結構和至少一個輔助柵極單元結構，其中，當所述至少一個存儲器 單元結構處於被編程狀態時，所述至少一個輔助柵極單元結構處於被 編程狀態。在實例性實施例中，在編程操作和讀取操作中，所述至少一個輔 助柵極單元結構被正電壓偏置。在實例性實施例中，在編程狀態和讀取狀態期間，大於或等於所 述至少一個存儲單元結構的電壓偏置所述至少一個輔助柵極單元結構 以，或者至少一個輔助柵極結構浮置。實例性實施例針對對非易失性存儲器編程的方法，包括對至少一 個存儲單元結構和至少一個輔助柵極單元結構編程，以使至少一個存 儲單元結構和至少一個輔助柵極單元結構同時處於編程狀態。實例性實施例針對製造單元電晶體的方法，包括提供襯底，在襯 底上形成遂穿絕緣圖形，在隧穿絕緣圖形上形成電荷存儲圖形，在電 荷存儲圖形上形成阻擋絕緣圖形，和在阻擋絕緣圖形上形成柵極，以 使阻擋絕緣圖形包圍柵極。在實例性實施例中，該方法進一步包括形成串聯的多個單元晶體 管和形成串聯的多個單元電晶體中每一個之間的多個輔助結構。在實例性實施例中，多個輔助結構中的每一個都是虛擬掩模圖形。在實例性實施例中，每個虛擬掩模圖形都包括下部掩模圖形和上 部掩模圖形。在實例性實施例中，每個虛擬掩模圖形都是絕緣體。在實例性實施例中，該方法可以進一步包括在多個單元電晶體中 每個端部處形成選擇電晶體，包括形成阻擋絕緣圖形和選擇柵極，以 使阻擋絕緣圖形包圍選擇柵極並在每個選擇電晶體和多個單元電晶體 之間形成間隙壁。在實例性實施例中，該方法可以進一步包括在多個單元電晶體中 每一個端部處形成虛擬選擇電晶體，包括阻擋絕緣圖形和虛擬選擇柵 極，以使阻擋絕緣圖形包圍虛擬選擇柵極，在包括阻擋絕緣圖形和選 擇柵極的虛擬選擇電晶體的每個端部處形成選擇電晶體，以使阻擋絕 緣圖形包圍選擇柵極，在每個虛擬選擇電晶體和多個單元電晶體之間 形成第一間隙壁，和在每個虛擬選擇電晶體和每個選擇電晶體之間形 成第二間隙壁。在實例性實施例中，多個輔助結構中的每一個都可以是輔助柵極 結構。在實例性實施例中，每個輔助柵極結構都可以是導體。在實例性實施例中，每個輔助柵極結構都可以包括阻擋絕緣圖形 和輔助柵極。在實例性實施例中，該方法可以進一步包括在包括阻擋絕緣圖形 和選擇柵極的多個單元電晶體中每一個端部處形成選擇電晶體，以使 阻擋絕緣圖形包圍選擇柵極並在每個選擇電晶體和多個單元電晶體之 間形成間隙壁。在實例性實施例中，該方法可以進一步包括在包括阻擋絕緣圖形 和虛擬選擇柵極的多個單位晶體中每一個端部處形成虛擬選擇電晶體，以使阻擋絕緣圖形包圍虛擬選擇柵極，在包括阻擋絕緣圖形和選 擇柵極的虛擬選擇電晶體中每個端部處形成選擇電晶體，以使阻擋絕 緣圖形包圍選擇柵極，在每個虛擬選擇電晶體和多個單元電晶體之間 形成第一間隙壁，和在每個虛擬選擇電晶體和每個選擇電晶體之間形 成第二間隙壁。實例性實施例針對非易失性存儲器，包括襯底、多個單元電晶體， 單元電晶體每一個都包括在襯底中的源區和漏區，以及在源極區和漏 極區上方的多個輔助柵極結構。


通過參考附圖詳細描述，實例性實施例的上述和其他特徵和優點 將變得顯而易見。圖1示出了根據實例性實施例的單元電晶體。圖2示出了根據實例性實施例的包括串聯的多個單位晶體的非易 失性存儲器。圖3示出了根據實例性實施例的包括在串聯單元電晶體中每一個端部處的選擇電晶體的非易失性存儲器。圖4示出了根據實例性實施例的包括虛擬掩模圖形作為輔助結構 的非易失性存儲器。圖5示出了根據實例性實施例在串聯的單元電晶體的每一個端部 處都包括選擇電晶體和虛擬選擇電晶體的非易失性存儲器。圖6示出了根據實例性實施例包括輔助柵極結構作為輔助結構的 非易失性存儲器。圖7示出了根據實例性實施例在串聯的單位晶體的每一個端部處 包括選擇電晶體和虛擬選擇電晶體的非易失性存儲器。圖8示出了根據實例性實施例描述了實例性操作方法的等效電路。圖9一13示出根據實例性實施例形成存儲電晶體的方法。圖14一16示出了根據實例性實施例形成存儲電晶體的方法。圖17 — 20示出了根據實例性實施例形成存儲電晶體的方法。圖21—24示出了根據實例性實施例形成存儲電晶體的方法。圖25示出了根據實例性實施例疊置存儲電晶體的實例。圖26示出了根據實例性實施例NAND快閃記憶體單元的平面圖。圖27示出了根據實例性實施例的NAND快閃記憶體。圖28示出了根據實例性實施例存儲陣列的部分的實例。圖29示出了根據實例性實施例包括存儲控制器的另一實例性實施例。圖30示出了根據實例性實施例包括接口的另一實例性實施例。圖31示出了根據實例性實施例的實例性存儲卡。圖3 2示出了根據實例性實施例的實例性可攜式設備。圖33示出了根據實例性實施例的實例性主機系統。圖34示出了根據實例性實施例的實例性存儲卡和主機系統。圖35示出了根據實例性實施例的實例性計算機系統。圖36示出了根據實例性實施例的實例性系統。圖37示出了包括陷阱輔助洩漏電流的現有電荷捕獲存儲器件。圖38-40示出了現有存儲器件。
具體實施方式
在此公開了具體實例性實施例。然而，在此公開的具體結構和/ 或功能性元件僅僅是示意性的，用於描述實例性實施例的目的。然而， 權利要求以很多種替換形式體現，且不應解釋為限於在此列舉的實例 性實施例。將理解，當部件被稱作在另一個部件"上"、"連接到"另一部 件或者"耦合到"另一部件時，其可直接在另一部件上或者直接連接、 耦合到另一部件，或者存在中間部件。相反，當稱作部件"直接在" 另一部件上、"直接連接到"或"直接耦合到"另一部件時，不存在 中間部件。如在此所使用的，術語"和/或"包括一個或多個相關列 出項的任意以及所有組合。將理解，儘管術語第一、第二、第三等在此用於描述各個元件、 部件、區域、層和/或部分，但是這些元件、部件、區域層和/或部 分不應限制於這些術語。這些術語僅用於對一個元件、部件、區域、 層或部分和另一個元件、部件、區域、層或部分進行區分。由此，以 下討論的第一元件、部件、區域、層或部分可以被稱作是第二元件、 部件、區域、層或部分，而不脫離實例性實施例的教導。空間上的相對術語如"下方"、"以下"、"下部"、"上方"、 "上部"等在此用於方便描述，以描述一個部件或特徵與另一個或多 個元件或特徵如圖中所示的關係。將理解，空間相對術語旨在對使用 或操作中包括除了圖中所述取向之外的器件的不同取向進行指向。在此使用的術語僅是為了描述特定實例性實施例的目的，且不意 指構成限制。如在此所使用的，單數形式的"一個"、"該"也可以 包括複數形式，除非上下文另外清楚地指出。將進一步理解的是，術 語"包括"和/或"由......組成"，當用在本說明書中時，指定存在所述特徵、整體、步驟、操作、元件和/或部件，但是不排除存在或附 加一個或多個其他特徵、整體、步驟、操作、元件和/或部件。除非另外限定，在此使用的所有術語(包括技術上和/或科學術 語)都具有與實例性實施例所屬的本領域的一般技術人員的一般理解相同的含義。將進一步理解的是，如公共使用的詞典中限定的那些術 語解釋為具有與相關技術上下文中含義相同的含義，且不解釋為理想化的或者過分正式的含義，除非在此清楚地限定。現在將參考實例性實施例，其於附圖中示出，其中貫穿全文，相 同的附圖標記表示相同的部件。實例性實施例不應解釋為限於圖中示 出的區域的特定形狀，而是包括形狀的變形，該變形例如由製造導致。 例如，示出為矩形的注入區域通常都具有圓形或彎曲的特徵，和/或 在其邊緣處具有注入濃度梯度，而不是從注入區到非注入區的二元變化。相似地，通過注入形成的埋入區域可導致埋入區和表面之間區域 中的一些注入，通過該區域發生注入。由此，在圖中示出的區域實際 上是示意性的，且並非指其形狀示出器件區域的實際形狀，並且並非 意指限制權利要求的範圍。圖1示出了根據實例性實施例的單元電晶體。如圖1中所示。單元電晶體100可包括襯底105、隧道絕緣圖形110、電荷存儲圖形115、 阻擋絕緣圖形135a、控制柵極140和/或源極/漏極區150。如圖1 中所示，阻擋絕緣圖形135a可包圍控制柵極140。圖2示出了根據實例性實施例的非易失性存儲器200，包括串聯的 多個單元電晶體10(h、…100n(其中N〉1)。如圖2中所示，輔助結 構142位於串聯的多個單元電晶體100p…100N中每一個之間。在實例性實施例中，輔助結構142可以是絕緣體。在另一實例性 實施例中，輔助結構142可以是導體。在實例性實施例中，輔助結構 142可以是虛擬掩模圖形。在另一實例性實施例中，輔助結構142是輔 助柵極結構。以下將更詳細地討論這些實例性實施例中的每一個。圖3示出了非易失性存儲器300，其包括在串聯的單元電晶體 100p…100M中每一個端部處的選擇電晶體102" 1022。每個選擇晶體 管102,、 1022都包括阻擋絕緣圖形135b和選擇柵極145。與單位晶體 100"…100n相似。在實例性實施例中，阻擋絕緣圖形135b包圍選擇 柵極145，與單元電晶體100i、…100n相似。非易失性存儲器300可進一步包括在每個選擇電晶體102。 1022 和串聯單元電晶體100"…100N中之間的間隙壁160。 一個或多個間 隙壁160形狀與輔助結構142相似，或者具有更常規的間隙壁形狀， 如圖3中所示。圖4更詳細地示出了非易失性存儲器400，其包括虛擬掩模圖形130作為輔助結構。如所示出的，每個虛擬掩模圖形130都包括下部掩 模圖形120和上部掩模圖形125。襯底105可以進一步包括在每個虛擬 掩模圖形130和每個間隙壁160下部的摻雜區域。襯底105進一步包 括溝道155a。圖4還示出了在串聯單元電晶體100"…100n毎一個端 部處的選擇電晶體102" 1022。圖5示出了非易失性存儲器500，在串聯單元電晶體100"…100n 每一端部處都包括選擇電晶體102,、1022和虛擬選擇電晶體104卜1042。 每個虛擬選擇電晶體104" 1042都包括阻擋絕緣圖形135a和虛擬選擇 柵極140，與單元電晶體100"…100n相似。在實例性實施例中，阻 擋絕緣圖形135a包圍虛擬選擇柵極140，與單元電晶體100,、…100n 相似。在圖3到圖5中所示的實例性實施例中，將多個單元電晶體 lO(h、…100w可以用作存儲單元，沿著多條字線設置，且控制柵極140 的數量可根據所需存儲單元密度而變化。選擇電晶體102" 1022用於 從多個單元電晶體lOOn…100n中迭擇。在實例性實施例中，多個虛 擬掩模圖形130可形成於多條字線之間。在圖5中所示的實例性實施例中，虛擬選擇電晶體104,、 1042不 可以用作數據存儲器，而會降低選擇電晶體102" 1022的選擇柵極和 單元電晶體100"…10(^的控制柵極之間的千擾。在圖4到圖5中所示的實例性實施例中，襯底105可以包括在一 個或多個間隙壁160下方的摻雜區。在其他實例性實施例中，非易失性存儲器可以包括多個單元晶體 管100"…100n，每一個都包括在襯底中的源極區和漏極區以及在源 極區和漏極區上方的多個虛擬掩模圖形。圖6更詳細地示出了非易失性存儲器600，包括輔助柵極結構128 作為輔助結構142。如所示出的，每個輔助柵極結構128都可以包括第 二阻擋絕緣圖形122和輔助柵極圖形127。在圖6中示出的實例性實施 例中，輔助柵極結構128是導體。與圖4相似，選擇電晶體102" 1022可被提供於多個單元電晶體 100p…100N的每一個端部處。選擇電晶體102卜1022可包括阻擋絕 緣圖形135b和選擇柵極145，其中阻擋絕緣圖形135b包圍選擇柵極 145。非易失性存儲器600還可以包括在每個選擇電晶體102p 1022和 多個單元電晶體10(h、…100N之間的間隙壁160。襯底105可進一步包括在每個輔助柵極結構128和每個間隙壁160 下方的摻雜區。襯底105可進一步包括溝道155a。圖7示出了非易失性存儲器700，包括在串聯單元電晶體100i、… 100w的每一個端部處的選擇電晶體102" 1022和虛擬選擇電晶體104^ 1042。每個虛擬選擇電晶體104^ 1042都可以包括阻擋絕緣圖形135a 和虛擬選擇柵極140，與單元電晶體lO(h、…100n相似。在實例性實 施例中，阻擋絕緣圖形135a包圍虛擬選擇柵極140，與單元電晶體 100i、…100n相似。在圖6到圖7中所示的實例性實施例中，多個單元電晶體100i、… 100w可用作存儲單元，沿著多條字線設置，且控制柵極140的數目根 據所需的存儲單元密度可變。選擇電晶體102:、 1022用於從多個單元 電晶體10(h、…10(^中選擇。在實例性實施例中，多個輔助柵極結構 12可以形成於多條字線之間。在圖7中所示實例性實施例中，虛擬選擇電晶體10^、 1042不可 用作數據存儲，而是可降低選擇電晶體102!、 1022的選擇柵極和單元電晶體100p…100w的控制柵極之間的幹擾。在圖6到圖7中所示實例性實施例中，襯底105可包括在一個或 多個間隙壁160下方的摻雜區。在另一實例性實施例中，非易失性存儲器可包括多個單元電晶體 100"…100w，每一個都包括襯底中的源極區和漏極區以及在源極區和 漏極區上方的多個輔助柵極結構。圖8更詳細地示出了描述實例操作方法的等效電路。如圖8所示， Sj和S2表示襯底105， CG表示一個或多個控制柵極，例如圖6到圖7 中所示的控制柵極140，以及SG表示一個或多個輔助柵極，例如圖6 到圖7中所示的輔助柵極127。電容Q和C2表示控制柵極和襯底之間的電容，以及電容C3表示控制柵極和輔助柵極之間的電容。在第一種方法中，輔助柵極SG總是處於浮置狀態，即，施加至 其的電壓不起作用。在第二種方法中，在編程/讀取操作期間，輔助 柵極SG處於第二通過電壓狀態。第二通過電壓與通過電壓相似。在第 三種方法中，在編程操作期間，輔助柵極SG處於第二通過電壓狀態。 由於第二編程狀態，電荷可以存儲在輔助柵極SG下方，並且由於排斥 力，防止其從數據存儲元件(例如，多個單元電晶體100。…100n) 遷移。如上所述，非易失性存儲器包括至少一個輔助柵極單元結構，其 中當所述至少一個存儲單元結構處於編程狀態時，所述至少一個輔助 柵極單元結構處於編程狀態。使用這種結構，對非易失性存儲器編程的方法包括對至少一個存 儲單元結構和至少一個輔助柵極單元結構進行編程，以使所述至少一 個存儲單元結構和所述至少一個輔助柵極單元結構同時處於編程狀態。結果，在這種方法中，輔助柵極單元結構可以通過存儲附加電荷 幫助存儲單元。如以上在實例性實施例中所述，當所述至少一個存儲單元結構不處於編程狀態時，所述至少一個輔助柵極單元結構處於浮置狀態。在實例性實施例中，在編程狀態和讀取狀態期間，所述至少一個輔助柵 極單元結構和所述至少一個存儲單元結構具有相同的通過電壓。在實例性實施例中，在編程狀態和讀取狀態期間，所述至少一個輔助柵極 單元結構的通過電壓防止電荷從所述至少一個存儲單元結構遷移。圖9到圖13示出根據實例性實施例的形成存儲電晶體、如圖4的 存儲電晶體的方法。如圖9中所示，遂穿絕緣圖形110和電荷存儲圖 形115可以形成於襯底105上。多個虛擬掩模圖形130可以形成於電 荷存儲圖形115上。多個虛擬掩模圖形130可以包括下部掩模圖形120 和上部掩模圖形125。如圖10中所示，阻擋絕緣層135a、 135b和導電層140、 145可以 順序形成於多個虛擬掩模圖形130之間。通過如化學機械研磨工藝 (CMP)或者回蝕刻工藝移除導電層140、 145的一部分和阻擋絕緣層 135a、 135b的一部分，直到暴露出虛擬掩膜層。在實例性實施例中，阻擋絕緣層135a和135b由相同層同時形成 或者有不同層不同時形成。相似地，在實例性實施例中，導電層140 和145由相同層同時形成或者由不同層不同時形成。如圖11中所示，可以選擇性地移除一個或多個選擇電晶體102,、 1022—側或兩側上的虛擬掩模圖形130。如圖12所示，在襯底105中通過離子注入形成摻雜區，如源極/ 漏極區150，其中虛擬掩模圖形130已經被選擇性的去除。如圖13所示，間隙壁絕緣圖形160可以形成於一個或多個選擇電晶體102！、 1022的一側或兩側上。圖14到圖16示出根據實例性實施例的存儲電晶體、如圖5中的 存儲電晶體的形成方法。如圖14所示，遂穿絕緣圖形IIO和電荷存儲 圖形115可以形成於襯底105上。多個虛擬掩模圖形130可以形成於 電荷存儲圖形115上。多個虛擬掩模圖形130可以包括下部掩模圖形 120和上部掩模圖形125。如圖14所示，阻擋絕緣層135a、 135b和導電層140、 145可順序 形成在多個虛擬掩模圖形130之間。通過如化學機械拋光工藝(CMP) 或者回蝕刻工藝去除導電層140、145的一部分和阻擋絕緣層135a、135b 的一部分，直到暴露出虛擬掩膜層。在實例性實施例中，阻擋絕緣層135a和135b由相同層同時形成 或者由不同層不同時形成。相似地，在實例性實施例中，導電層140 和145由相同層同時形成或者由不同層不同時形成。如圖15所示，可以選擇性去除一個或多個選擇電晶體102^ 1022 一側或兩側上以及虛擬選擇電晶體104,、 1042 —側或兩側上的虛擬掩 模圖形130。如圖15所示，可以在襯底105中通過離子注入形成摻雜區如源極 /漏極區150，其中虛擬掩模圖形130己經被選擇性的去除。如圖16所示，間隙壁絕緣圖形160可以形成於一個或多個選擇晶 體管102。 1022 —側或兩側上以及虛擬選擇電晶體104,、 1042 —側或兩側上。圖17到圖20示出了根據實例性實施例形成存儲器電晶體如圖6 中的存儲器電晶體的方法。如圖9所示，遂穿絕緣圖形110和電荷存 儲圖形115可以形成於襯底105上。多個輔助柵極結構128可以形成 於電荷存儲圖形115上。多個輔助柵極結構128可以包括第二阻擋絕 緣圖形122和輔助柵極127。如圖17中所示，阻擋絕緣層135a、 135b和導電層140、 145可 以順序形成於多個輔助柵極結構128之間。通過如化學機械拋光工藝 (CMP)或者回蝕刻工藝去除導電層140、 145的一部分和阻擋絕緣層 135a、 135b的一部分，直到暴露出虛擬掩膜層。在實例性實施例中，阻擋絕緣層135a、 135b可以由相同層同時形 成，或者由不同層不同時形成。相似地，在實例性實施例中，導電層 140和145可由相同層同時形成，或者由不同層不同時形成。如圖18中所示，可以選擇性地去除一個或多個選擇電晶體102,、 1022 —側或兩側上的輔助柵極結構128。如圖19中所示，可以在襯底105中通過離子注入形成摻雜區如源 極/漏極區150，其中輔助柵極結構128已經被選擇性去除了。如圖20中所示，間隙壁絕緣圖形160可以形成於一個或多個選擇 電晶體102^ 1022—側或兩側上。圖21到圖24示出根據實例性實施例形成存儲器電晶體，如圖7 的存儲器電晶體的方法。如圖21中所示，遂穿絕緣圖形110和電荷存 儲圖形115可以形成於襯底105上。多個輔助柵極結構128可以形成 於電荷存儲圖形115上。多個虛擬掩模圖形130可以包括第二阻擋絕 緣圖形122和輔助柵極127。如圖21中所示，阻擋絕緣層135a、 135b和導電層140、 145順序 形成於多個輔助柵極結構128之間。通過如化學機械拋光工藝(CMP) 或者回蝕刻去除導電層140、 145的一部分和阻擋絕緣層135a、 135b 的一部分，直到暴露出虛擬掩膜層。在實例性實施例中阻擋絕緣層135a和135b可以由相同層同時形 成或者由不同層不同時形成。相似地，在實例性實施例中，導電層140 和145可以由相同層同時形成或者由不同層不同時形成。如圖22中所示，可以擇性去除一個或多個選擇電晶體102,、 1022 一側或兩側上以及虛擬選擇電晶體10+、 1042 —側或兩側上的輔助柵 極結構128。如圖23中所示，可以在襯底105中通過離子注入形成摻雜區，如 源極區/漏極區150，其中輔助柵極結構128被選擇性去除。如圖24中所示，可以在一個或多個選擇電晶體102,、 1022—側或 兩側上以及虛擬選擇電晶體104" 1042 —側或兩側上形成間隙壁絕緣 圖形160。儘管於上面列舉的圖9到圖24中沒有明顯示出，但是很明顯，用 於多個單元電晶體的源極和漏極區可以在形成輔助結構之前形成，且輔助柵極結構此時形成於多個單元電晶體的源極區和漏極區之上或上 方。圖25示出了疊置存儲電晶體100的實例，每個上面列出的實例性 實施例如非易失性存儲器100、 200、 300、 400、 500、 600和/或700 可在以N層疊層疊置，其中N〉1。如圖25中所示出的，存儲器晶體 管疊層包括共用源極線(CSL) 200、位線觸點210、層間介電層(ILD) 220、位線230和/或介電層240。在實例性實施例中，CSL 200材料可選自由W、 TiN、 TaN、 Cu 及其混合物構成的組。層間介電層(ILD) 220材料選自由Si02和低k 介電材料、BPSG、 HDP及其混合物構成的組。位線230材料選自由W、 WN、 TiN、 TaN、 Cu、及其混合物構成的組。介電層240材料選自由 Si02和低k介電材料、BPSG、 HDP、及其混合物構成的組。如上面列出的，在圖1到圖25中所示實例性實施例中，柵極結構 是電荷捕獲柵極結構，包括遂穿絕緣層110、在隧穿絕緣層110上的電 荷存儲層115、在電荷存儲層115上的阻擋絕緣層135a和在阻擋絕緣 層135a上的柵極140。在實例性實施例中，柵極140包括金屬層。在實例性實施例中， 阻擋絕緣層135a可以具有大於遂穿絕緣層110的介電常數的介電常數。在實例性實施例中，遂穿絕緣層110可以包括氧化矽、氮氧化矽 和氮化矽中的一種或多種。在實例性實施例中，電荷存儲層115可以 包括氮化矽、氮氧矽、富含矽的氧化物、金屬氮氧化物和其他金屬氧 化材料中的一種或多種。在實例性實施例中，阻擋絕緣層135a可以包 括元素周期表中m族元素或VB族元素的金屬氧化物或金屬氮氧化物。根據實例性實施例，阻擋絕緣層135a可以包括摻雜的金屬氧化物或摻雜的金屬氮氧化物，其中金屬氧化物摻雜有元素周期表中的iv族元素。在實例性實施例中，阻擋絕緣層135a還可以包括Hf02、 A1203、 La203、 Hf卜xAlxOY、 HfxSi卜x02、氮氧化Hf-Si、 Zr02、 ZrxSi,—x02、 氮氧化Zr-Si及其組合中的一種或多種。柵極140的金屬層具有如至少4eV的功函數。該金屬層可以是鈦、 氮化鈦、氮化鉭、鉭、鎢、鉿、鈮、鉬、二氧化釕、氮化鉬、銥、鉑、 鈷、鉻、 一氧化釕、鋁化鈦(Ti3Al) 、 Ti2AiN、鈀、氮化鎢(WNx)、矽化鎢(WSi)、矽化鎳、或其混合物中的一種。在其他實例性實施例中，電荷捕獲柵極結構可以是ONO結構。在實例性實施例中，ONO結構可以包括第一氧化層、在第一氧化層上的氮化層和在氮化層上的第二氧化層。在如上所述的其他實例性實施例中，柵極結構可以是浮置柵極結構。關於柵極結構，2004年3月8日提交的美國專利申請 No.2004/0169238的內容在此通過參考將其整體併入本文。圖26示出了根據實例性實施例NAND快閃記憶體單元的平面圖。如所 示出的，NAND快閃記憶體單元可以包括隔離區1120、選擇柵極180S、字線 (或柵極圖形)180W、位線觸點1210、位線1230、共用源極線CSL 和/或有源區ACT。圖26中示出的每個NAND快閃記憶體單元都被實施為 圖1到圖25中任一個中的非易失性存儲器100、 200、 300、 400、 500、 600和/或700。圖2 7示出了根據實例性實施例的NAND快閃記憶體。如所示出的，N AND 快閃記憶體可以包括存儲單元的存儲陣列310以存儲數據，頁面緩衝器塊320、 Y門電路330和/或控制/解碼電路340，用於控制存儲陣列310、頁 面緩衝器塊320和Y門電路330的操作。控制/解碼電路340可以接 收指令信號和地址，並產生控制信號，用於控制存儲陣列310、頁面緩 衝器塊320和Y門電路330。圖28示出了根據實例性實施例的存儲陣列310的一部分的實例。 如所示出的，存儲陣列310可以包括多條位線B/Le、 B/Lo，其中"e" 和"o"表示偶數和奇數位線。存儲單元陣列310包括可以多個存儲單 元行，每一個都分別連接到位線B/Le、 B/Lo中的一條。所示實例中的 每個單元行都可以由連接到相應位線的行選擇電晶體SST (例如上述 的選擇電晶體102,、 1022)、連接到共用源極線CSL的地選擇電晶體GSL (如上述的選擇電晶體102" 1022)、以及串聯連接在行選擇晶體 管SST和地選擇電晶體GST之間的多個存儲單元M「Mm (如上述的 單元電晶體10h、…101"形成。每個行選擇電晶體SST、地選擇晶 體管GST和存儲單元M! — Mm都可以根據上述實例性實施例中的一個 形成。雖然圖28中未示出，但是可將多於一行連接到位線。每條位線 都連接到頁面緩衝器塊320中相應的頁面緩衝器。頁面緩衝器塊320包括多個頁面緩衝器，用於根據自控制/解碼 電路340的控制信號讀取和寫入數據到存儲陣列310中。Y門電路330 可以選擇頁面緩衝器塊320中的頁面緩衝器，用於根據來自控制/解 碼電路340的控制信號輸入數據或者輸出數據。由於頁面緩衝器塊320、 Y門電路330和控制/解碼電路340的結構和操作都很公知，因此為 了簡明起見不再詳細描述這些元件的結構和操作。代替地，採用實例 性實施例、示出實例NAND快閃記憶體的美國專利7,042,770在此通過參考將 其整體併入本文。而且，將理解的是，實例性實施例不限於應用到具有以上關於圖 26到圖28所述結構的NAND快閃記憶體中。代替地，實例性實施例可用於 各種NAND快閃記憶體結構的單元陣列。圖29示出了另一實例性實施例。如所示出的，圖32包括連接到 存儲控制器520的存儲器510。存儲器510可以是上述的NAND快閃記憶體。 然而，存儲器510不限於這些存儲器結構，且可以是具有根據實例性 實施例形成的存儲單元的任一種存儲器結構。存儲控制器520可提供用於控制存儲器510操作的輸入信號。例 如，在圖27到圖28中的NAND快閃記憶體的情況下，存儲控制器520可提 供指令CMD和地址信號。將理解的是，存儲控制器520可基於所接受 的控制信號(未示出)控制存儲器510。圖30示出了另一實例性實施例。如所示出的，圖30包括連接到接口 515的存儲器510。存儲器510可以是上述的NAND快閃記憶體。然而， 存儲器510不限於這些存儲結構，且可以是具有根據實例性實施例形 成的存儲單元的任一種存儲結構。接口 515可提供輸入信號(如在外部產生的)，用於控制存儲器 510的操作。例如，在圖27到圖28的NAND快閃記憶體的情況下，接口 515 可以提供指令CMD和地址信號。將理解的是，接口 515可根據所接收 的控制信號(例如外部產生的，但是未示出)控制存儲器510。圖31示出了另一實例性實施例。圖31與圖29相似，除了存儲器 510和存儲控制器510已經體現為卡530以外。例如，卡530可以是存 儲卡如快閃記憶體卡。即，卡530可以是滿足任何工業標準的卡，用於與消 費者電子設備如數位照相機、個人計算機等一起使用。將理解，存儲 控制器520可以根據卡530從另一個(如外部的)設備接收的控制信 號控制存儲器510。圖32示出了另一實例性實施例。圖32表示可攜式設備6000。便 攜式設備6000可以是MP3播放器、視頻播放器、組合視頻和音頻播放 器等。如所示出的，可攜式設備6000可包括存儲器510和存儲控制器 520。可攜式設備6000還可包括編碼器和解碼器610、顯示部件620和 接口 630。數據(視頻、音頻等)可經由存儲控制器520通過編碼器和解碼 器(EDC) 610輸入到存儲器510或者從存儲器510輸出。如圖32中 的虛線所示，數據可從EDC 610直接輸入到存儲器510和/或從存儲 器510直接輸出到EDC610。EDC610可對數據編碼，用於存儲在存儲器510中。例如，EDC610 對於音頻數據可進行MP3編碼以存儲在存儲器510中。可選的，EDC610可對視頻數據進行MPEG編碼(如，MPEG2、 MPEG4等)以存儲 在存儲器510中。再進一步地，EDC 610可包括多個編碼器用於根據 不同數據格式編碼不同類型數據。例如，EDC 610可以包括用於音頻 數據的MP3編碼器和用於視頻數據的MPEG編碼器。EDC 610可以對於來自存儲器510的輸出解碼。例如，EDC 610 可以對從存儲器510輸出的音頻數據進行MP3解碼。可選的，EDC 610 可以對自存儲器510的視頻數據輸出進行MPEG解碼(例如MPEG2、 MPEG4等)。再進一步地，EDC610可以包括多個解碼器，用於根據 不同數據格式解碼不同類型數據。例如，EDC 610可以包括用於音頻 數據的MP3解碼器和用於視頻數據的MPEG解碼器。還將理解，EDC 610可以僅包括解碼器。例如，已經編碼的數據 可由EDC 610接收並傳送到存儲控制器520和/或存儲器510。EDC 610可經由接口 630接收用於編碼的數據，或者接收已經編 碼的數據。接口 630與公知標準相一致(例如，火線(firewire) 、 USB 等)。接口 630還包括多於一個接口。例如，接口 630可包括火線 (firewire)接口、 USB接口等。自存儲器510的數據還經由接口 630 輸出。顯示部件620可以將自存存儲器輸出的數據和/或由EDC 610解 碼的數據顯示給用戶。例如，顯示部件620可以包括擴音器插口用於 輸出音頻數據、顯示屏幕用於輸出視頻數據和/或其他。圖33示出了另一實例性實施例。如所示出的，存儲器510可以與 主系統700連接。主系統7000可以是處理系統，如個人計算機、數字 照相機等。主系統7000可使用存儲器510作為可拆卸存儲介質。如所 理解的，主系統7000提供輸入信號，用於控制存儲器510的操作。例 如，在圖27到圖28中NAND快閃記憶體的情況下，主系統7000提供指令CMD和地址信號。圖34示出了其中主系統7000連接到圖31的卡530的實例性實施 例。在實例性實施例中，主系統7000可以將控制信號提供到卡530， 以使存儲控制器520提供控制存儲器510的操作。圖35示出其它實例性實施例。如所示出的，存儲器510可以連接 到計算機系統8000中的中央處理單元(CPU) 810。例如，計算機系統 8000可以是個人計算機、個人數據助理等。存儲器510可以直接與CPU 810連接，經由總線等連接。將理解，為了清楚起見，圖35未示出包 括在計算機系統8000中的全部補充部件。圖36示出了其他實例性實施例。如所示出的，系統900可以包括 控制器910，輸入/輸出設備920，例如小鍵盤、鍵盤和/或顯示器、 存儲器930和/或接口 940。在實例性實施例中，每個系統元件都可以 通過總線950相互組合。控制器910包括一個或多個微處理器、數位訊號處理器、微控制 器或任何與上述相似的處理器。存儲器930可用於存儲數據和/或由 控制器910執行的指令。存儲器930可以是上面實例性實施例中描述 的任一種存儲器中的任何一種。接口 940可用於將數據傳送到另一系統和/或自另一系統傳送數 據，該另一系統例如使通訊網絡。系統900可以是移動系統的一部分， 如PDA、可攜式計算機、網絡輸入板、無線電話、行動電話、數字音 樂播放器、存儲卡或傳送和/或接收信息的其他系統。由此描述了實例性實施例，明顯的是，其可以很多種方式變化。 不認為這種變化脫離了實例性實施例，且意指所有這種修改都包括在 所附權利要求的範圍內。
權利要求
1.一種存儲電晶體，包括襯底；在襯底上的遂穿絕緣圖形；在遂穿絕緣圖形上的電荷存儲圖形；在電荷存儲圖形上的阻擋絕緣圖形；在阻擋絕緣圖形上的柵極，阻擋絕緣圖形包圍柵極。
2. —種非易失性存儲器，包括 串聯的多個如權利要求1中的存儲電晶體；和 在串聯的多個單元電晶體中每一個之間的多個輔助結構。
3. 如權利要求2的非易失性存儲器，其中，所述多個輔助結構中 的每一個都是虛擬掩模圖形。
4. 如權利要求3的非易失性存儲器，其中，所述每個虛擬掩模圖 形都是絕緣體。
5. 如權利要求3的非易失性存儲器，還包括 在多個存儲電晶體每個端部處的選擇電晶體，所述選擇電晶體包括阻擋絕緣圖形和選擇柵極，所述阻擋絕緣圖形包圍選擇柵極；和 在每個選擇電晶體和多個存儲電晶體之間的間隙壁。
6. 如權利要求5的非易失性存儲器，所述襯底進一步包括在間隙 壁下方的摻雜區。
7. 如權利要求3的非易失性存儲器，還包括在多個存儲電晶體中每一個端部處的虛擬選擇電晶體，所述虛擬 選擇電晶體包括阻擋絕緣圖形和虛擬選擇柵極，所述阻擋絕緣圖形包圍所述虛擬選擇柵極；在虛擬選擇電晶體每個端部處的選擇電晶體，該選擇電晶體包括阻擋絕緣圖形和選擇柵極，該阻擋絕緣圖形包圍所述選擇柵極； 在每個選擇電晶體和多個存儲電晶體之間的第一間隙壁；和 在每個虛擬選擇電晶體和每個選擇電晶體之間的第二間隙壁。
8. 如權利要求7的非易失性存儲器，所述襯底還包括在第一和第 二間隙壁下方的摻雜區。
9. 如權利要求2的非易失性存儲器，其中所述多個輔助結構中的 每一個都是輔助柵極結構。
10. 如權利要求9的非易失性存儲器，其中所述每個輔助結構都 是導體。
11. 如權利要求10的非易失性存儲器，其中所述每個輔助柵極結 構都包括阻擋絕緣圖形和輔助柵極。
12. 如權利要求9的非易失性存儲器，還包括 在多個單元電晶體的每個端部處的選擇電晶體，所述選擇電晶體包括阻擋絕緣圖形和選擇柵極，所述阻擋絕緣圖形包圍所述選擇柵極； 和在每個選擇電晶體和多個單元電晶體之間的間隙壁。
13. 如權利要求12的非易失性存儲器，所述襯底還包括在間隙壁 下方的摻雜區。
14. 如權利要求9的非易失性存儲器，還包括 在多個單元電晶體的每個端部處的虛擬選擇電晶體，所述虛擬選擇電晶體包括阻擋絕緣圖形和虛擬選擇柵極，所述阻擋絕緣圖形包圍所述虛擬選擇柵極；在虛擬選擇電晶體每個端部處的選擇電晶體，所述選擇電晶體包括阻擋絕緣圖形和選擇柵極，所述阻擋絕緣圖形包圍所述選擇柵極； 在每個虛擬選擇電晶體和多個單元電晶體之間的第一間隙壁；和 在每個虛擬選擇電晶體和每個選擇電晶體之間的第二間隙壁。
15. 如權利要求14的非易失性存儲器，所述襯底還包括在第一和 第二間隙壁下方的摻雜區。
16. —種疊置的非易失性存儲結構，包括多個垂直疊置的如權利要求2的存儲器；和在多個垂直疊置存儲器中每一個之間的絕緣體。
17. —種系統，包括接口，用於接收系統數據和向外發送數據到所述系統； 1/0設備，用於從用戶接收輸入數據和將輸出數據輸出到數據； 控制器，用於控制所述系統的操作；如權利要求2的非易失性存儲器，存儲由所述控制器執行的指令；和總線，用於在接口、 1/0設備、控制器和非易失性存儲器之間傳送 數據。
18. —種非易失性存儲器，包括至少一個存儲單元結構；和至少一個輔助柵極單元結構，其中，當所述至少一個存儲單元結 構處於編程狀態時，所述至少一個輔助柵極單元結構也處於編程狀態。
19. 如權利要求18的非易失性存儲器，其中在所述編程操作和讀 取操作期間，至少一個輔助柵極單元結構被以正向電壓偏置。
20. 如權利要求18的非易失性存儲器，其中以大於或等於所述至 少一個存儲單元結構電壓的電壓來偏置所述至少一個輔助柵極單元結 構，或者所述至少一個輔助柵極單元結構浮置。
21. —種對非易失性存儲器編程的方法，包括對至少一個存儲單元結構和至少一個輔助柵極單元結構編程，以 使所述至少一個存儲單元結構和所述至少一個輔助柵極單元結構同時 處於編程狀態。
22. —種製造單元晶'體管方法，包括 提供襯底；在所述襯底上形成遂穿絕緣圖形； 在所述遂穿絕緣圖形上形成電荷存儲圖形； 在所述電荷存儲圖形上形成阻擋絕緣圖形；和 在所述阻擋絕緣圖形上形成柵極以使阻擋絕緣圖形包圍所述柵極。
23. 如權利要求22的方法，還包括 形成串聯的多個單元電晶體；和在串聯的多個單元電晶體中每一個之間形成多個輔助結構。
24. 如權利要求23的方法， 是虛擬掩模圖形。
25. 如權利要求24的方法，體。
26. 如權利要求25的方法， 部掩模圖形和上部掩模圖形。其中所述多個輔助結構中的每一個都其中所述每個虛擬掩模圖形都是絕緣其中所述每個虛擬掩模圖形都包括下
27. 如權利要求24的方法，還包括在多個單元電晶體中每一個端部處形成選擇電晶體，該形成選擇 電晶體包括形成阻擋絕緣圖形和選擇柵極，以使所述阻擋絕緣圖形包 圍所述選擇柵極；和在每個選擇電晶體和多個單元電晶體之間形成間隙壁。
28. 如權利要求24的方法，還包括在多個單元電晶體中每個端部處形成虛擬選擇電晶體，該虛擬選 擇電晶體包括阻擋絕緣圖形和虛擬選擇柵極，以使阻擋絕緣圖形包圍 所述虛擬選擇柵極；在虛擬選擇電晶體的每一個端部處形成選擇電晶體，該選擇晶體 管包括阻擋絕緣圖形和選擇柵極，以使所述阻擋絕緣圖形包圍所述選 擇電晶體；在每個虛擬選擇電晶體和多個單元電晶體之間形成第一間隙壁；和在每個虛擬選擇電晶體和每個選擇電晶體之間形成第二間隙壁。
29. 如權利要求23的方法，其中所述多個輔助結構中的每一個都 是輔助柵極結構。
30. 如權利要求29的方法，其中所述每個輔助柵極結構都是導體。
31. 如權利要求30的方法，其中所述每個輔助柵極結構都包括阻 擋絕緣圖形和輔助柵極。
32. 如權利要求29的方法，還包括在多個單元電晶體中每一個端部處形成選擇電晶體，該選擇晶體 管包括阻擋絕緣圖形和選擇柵極，以使所述阻擋絕緣圖形包圍所述選 擇柵極；和在每個選擇電晶體和多個單元電晶體之間形成間隙壁。
33.如權利要求29的方法，還包括在多個單元電晶體的每個端部處形成虛擬選擇電晶體，該虛擬選 擇電晶體包括阻擋絕緣圖形和虛擬選擇柵極，以使所述阻擋絕緣圖形 包圍所述虛擬選擇柵極；在虛擬選擇電晶體的每個端部處形成選擇電晶體，該選擇電晶體 包括阻擋絕緣圖形和選擇柵極，以使所述阻擋絕緣圖形包圍所述選擇 柵極；在每個虛擬選擇電晶體和多個單元電晶體之間形成第一間隙壁；和在每個虛擬選擇電晶體和每個選擇電晶體之間形成第二間隙壁。
34. —種非易失性存儲器，包括-襯底；多個單元電晶體，每一個都包括襯底中的源極區和漏極區；和在所述源極區和漏極區上方的多個輔助柵極結構。
全文摘要
一種存儲電晶體，包括襯底、在該襯底上的隧穿絕緣圖形、在該遂穿絕緣圖形上的電荷存儲圖形、在該電荷存儲圖形上的阻擋絕緣圖形和在該阻擋絕緣圖形上的柵極，該阻擋絕緣圖形包圍該柵極，以及一種操作和製造該存儲電晶體的方法。非易失性存儲器還可以包括串聯的多個存儲電晶體和在串聯的多個單元電晶體中每一個之間的多個輔助結構。多個輔助結構中的每一個都可以是虛擬掩模圖形或者輔助柵極結構。
文檔編號H01L27/115GK101232048SQ20071016667
公開日2008年7月30日 申請日期2007年11月5日 優先權日2006年11月3日
發明者崔炳仁, 李昌炫 申請人:三星電子株式會社