嵌入式系統的功耗管理電路的製作方法

2023-12-07 05:22:01 1

專利名稱：嵌入式系統的功耗管理電路的製作方法
技術領域：
本實用新型涉及電子電路技術領域，具體涉及嵌入式系統中的功耗管理電路。
背景技術：
目前，嵌入式系統已經廣泛地應用於消費電子、移動計算設備、多媒體、工業自動化儀表、及可攜式電子血糖儀、可攜式床旁監護儀、可攜式心電圖(ECG)等醫療儀設備上。然而，由於系統功耗的限制，嵌入式系統的持續工作時間運行成本、可靠性等都受到嚴重影響，即功耗已經成為嵌入式系統設計的主要制約因素之一。 因此，研究如何有效地提高電源使用率就變得非常重要。從硬體設計的角度來說，目前主要通過以下方法來研究降低系統功耗的技術①使用組件集成技術來降低電容；②提供多種時鐘頻率；③降低工作電壓。其中，使用組件集成技術來降低電容和降低工作電壓的技術手段在實際應用中的限制條件較多，不利推廣應用；而提供多種時鐘頻率的技術手段雖然在個人PC中的應用較多，但其成本較高，不適於輕小、便攜的電子產品。

實用新型內容本實用新型的目的是提供一種嵌入式系統的功耗管理電路，可以控制系統時鐘在
全功、半功及無功狀態下工作。 上述目的由以下技術方案實現 —種嵌入式系統的功耗管理電路，其特徵在於，包括功耗管理寄存器，提供至少兩種模式的選擇信號；中斷接口，用於接入中斷喚醒信號；至少兩個時鐘發生電路；至少兩個時鐘控制電路，根據模式選擇信號及中斷喚醒信號分別控制所述至少兩個時鐘發生電路的工作、關閉或被喚醒。 所述功耗管理寄存器具有提供模式選擇信號的第一寄存位和第二寄存位；所述至少兩個時鐘發生電路包括第一時鐘發生電路和第二時鐘發生電路，所述至少兩個時鐘控制電路包括第一時鐘控制電路和第二時鐘控制電路；所述中斷接口包括第一中斷接口和第二中斷接口。 所述第一時鐘控制電路由第一反相器INV0、第二反相器INV1、第一與門ANDO及第二或門0R1構成；所述第一寄存位信號和第二寄存位信號分別通過第一反相器INVO和第二反相器INV1之後作為第一與門ANDO的輸入，第一與門ANDO的輸出及由第二中斷接口接入的信號作為第二或門0R1的輸入，第二或門0R1輸出第一時鐘控制信號。[0009] 所述第一時鐘發生電路由系統時鐘、第三反相器INV2、第一觸發器DFF0及第二與門AND1構成；系統時鐘經第三反相器INV2後及所述第一時鐘控制信號作為第一觸發器DFFO的輸入，第一觸發器DFFO的輸出及系統時鐘作為第二與門AND1的輸入，第二與門AND1的輸出作為第一時鐘的輸出。 所述第二時鐘控制電路由第二反相器INV1、第一或門ORO及第三或門0R2構成；所述第二寄存位信號通過第二反相器INV1後作為第三或門0R2的一個輸入，由第一中斷接口和第二中斷接口接入的信號通過第一或門0R0之後作為第三或門0R2的另一個輸入，第三或門0R2輸出第二時鐘控制信號。 所述第二時鐘發生電路由系統時鐘、第三反相器INV2、第二觸發器DFF1及第三與門AND2構成；系統時鐘經第三反相器INV2後及所述第二時鐘控制信號作為第二觸發器DFF1的輸入，第二觸發器DFF1的輸出及系統時鐘作為第三與門AND2的輸入，第三與門AND2的輸出作為第二時鐘的輸出。 所述第一中斷接口連接依賴時鐘的內部中斷源，可以為定時器、串口、看門狗中的至少一種。 所述第二中斷接口連接不依賴時鐘的外部中斷源。 本實用新型可以控制至少兩個時鐘同時工作、其中一個工作、或兩個都不工作，即可以通過模式切換控制系統時鐘在全功、半功及無功狀態下工作，實現在限制功耗的同時，均衡考慮系統處理數據要求，從而實現系統以低水平功耗實現高水平性能。本實用新型整體具有功能完善、操控方便、通用性好及成本低的特點。

圖1為本實用新型的模塊構成圖； 圖2為本實用新型中採用的功耗管理寄存器的示意圖； 圖3為本實用新型中時鐘控制電路及時鐘發生電路的電路圖； 圖4為應用了本實用新型的可攜式心電監控系統的構成框圖； 圖5和圖6分別為圖3所示電路的時鐘管理及時鐘喚醒的時序圖； 圖7為本實用新型另一種實施方式的時鐘控制電路及時鐘發生電路的電路圖。
具體實施方式如圖1所示，本實施例提供的嵌入式系統的功耗管理電路包括第一時鐘發生電路、第二時鐘發生電路、第一時鐘控制電路、第二時鐘控制電路、功耗管理寄存器及中斷接口。下面結合圖2、圖3詳細說明各部分的組成及連接關係。 如圖2所示，本實施例中，配置功耗管理寄存器的idle寄存位和stop寄存位(初始設置為0，有效值為1)控制功耗管理的兩種工作模式idle模式和stop模式。其中，idle模式下外設時鐘(即第二時鐘)工作但內核時鐘(即第一時鐘)關閉；stop模式下外設時鐘和內核時鐘信號都被關閉。 結合圖3所示，功耗管理寄存器的idle寄存位和stop寄存位的信號分別通過第一反相器INV0和第二反相器INV1之後作為第一與門AND0的輸入，第一與門AND0輸出stop模式控制信號(低電平有效)；stop寄存位的信號通過第二反相器INV1後得到idle模式控制信號(低電平有效)。stop模式控制信號及外部中斷喚醒信號(不依賴時鐘的外部中斷，如面向用戶的開關量採集電路)作為第二或門0R1的輸入，第二或門0R1輸出第一時鐘控制信號；idle模式控制信號作為第三或門0R2的一個輸入，內部中斷喚醒信號(依賴時鐘，如定時器、串口、看門狗等)和外部中斷信號通過第一或門0R0之後作為第三或門0R2的另一個輸入，第三或門0R2輸出第二時鐘控制信號。所述第一時鐘控制信號和第二時鐘控制信號分別提供給第一觸發器DFF0和第二觸發器DFF1，系統時鐘經第三反相器INV2後輸入給第一觸發器DFF0和第二觸發器DFF1，第一觸發器DFF0的輸出及系統時鐘作為第二與門AND1的輸入，第二觸發器DFF1的輸出及系統時鐘作為第三與門AND2的輸入，第二與門AND1的輸出及第三與門AND2的輸出作為第一時鐘和第二時鐘的輸出。[0024] 上述電路提供stop和idle兩種工作模式的同時，提供外部和內部兩種中斷喚醒功能，即內部中斷喚醒信號和外部中斷喚醒信號通過第一或門0R0之後得到外設時鐘的喚醒信號，外部中斷喚醒信號還是內核時鐘的喚醒信號。當時鐘喚醒信號有效時(高電平有效)無論模式控制信號是否有效都會喚醒時鐘。上述電路中，第一時鐘控制信號通過使用系統時鐘下降沿同步的門控時鐘電路得到第一時鐘(內核時鐘)，第二時鐘控制信號通過使用系統時鐘下降沿同步的門控時鐘電路得到第二時鐘(外設時鐘)，下降沿同步的門控時鐘電路可以過濾門控時鐘上組合邏輯帶來的幹擾。 圖3所示電路的時鐘管理及時鐘喚醒的時序控制請分別參見圖5和圖6。[0026] 圖4為應用了本實用新型的可攜式心電監控系統的構成框圖。簡單介紹如下心電信號通過低噪聲放大器LNA放大後進入數模轉換器ADC得到心電信號的數位化數據，數據通過中斷和串行接口 (如spi等)連接功耗管理單元PMU和MCU;數模轉換器的採樣頻率為lkhz，而MCU(或者DSP)的處理頻率為1M以上，兩者之間的頻率相差1000倍以上，造成MCU由於等待ADC的數據而處於空閒狀態，為功耗管理提供空間。 由於MCU和ADC兩者1000倍以上的頻率差距，當MCU處理完一次心電信號之後，通過指令M0V PC0N，糾1H使功耗管理寄存器(如圖2所示)的idle位配置為1。 idle位為l，通過功耗管理單元，使得內核時鐘停止，外設時鐘正常工作，MCU處理完成的數據在外設時鐘下實時傳輸到無線或者顯示模塊，MCU處於idle工作模式；標示ADC完成轉換的中斷信號連接到功耗管理單元的外部中斷引腳上，當ADC完成下一次轉換之後，ADC產生的中斷信號通過功耗管理單元喚醒內核時鐘，使得MCU退出idle模式，同時MCU檢測到這個中斷信號之後，通過指令MOV PC0N，#00H使得功耗管理寄存器處於正常的工作模式，ADC通過串口完成數據的傳輸之後，MCU在內核時鐘下進行正常的數據處理。 上述實施例提供的電路實例僅為充分公開而非限制本實用新型。可以理解的是，基於本實用新型思想，通過功耗管理寄存器提供更多的寄存位、分配更多的中斷接口，以及配合更多的時鐘控制電路和時鐘發生電路，可以實現更多模式的功耗控制功能。例如，如圖7所示，所述功耗管理寄存器還可以具有提供模式選擇信號的第三寄存位；所述中斷接口包括第三中斷接口 ；所述至少兩個時鐘控制電路還可以包括第三時鐘控制電路；所述至少兩個時鐘發生電路還包括第三時鐘發生電路。所述第三時鐘控制電路由第三反相器INV2、第四或門0R3構成，所述第三寄存位信號通過第三反相器INV2之後作為第四或門0R3的一個輸入，第三中斷接口接入的信號作為第四或門0R3的另一個輸入，第四或門0R3輸出第三時鐘控制信號。所述第三時鐘發生電路由系統時鐘、第三反相器INV2、第三觸發器DFF2及第四與門AND3構成；系統時鐘經第三反相器INV2後及所述第三時鐘控制信號作為第三觸發器DFF2的輸入，第三觸發器DFF2的輸出及系統時鐘作為第四與門AND3的輸入，第四與門AND3的輸出作為第三時鐘的輸出。此外，上述實施例中所述的stop模式、idle模式、內核時鐘、外設時鐘等僅為本實施例的特定應用下的特定稱呼，不應當用於限制本實用新型。
權利要求一種嵌入式系統的功耗管理電路，其特徵在於，包括功耗管理寄存器，提供至少兩種模式的選擇信號；中斷接口，用於接入中斷喚醒信號；至少兩個時鐘發生電路；至少兩個時鐘控制電路，根據模式選擇信號及中斷喚醒信號分別控制所述至少兩個時鐘發生電路的工作、關閉或被喚醒。
2. 根據權利要求1所述的嵌入式系統的功耗管理電路，其特徵在於，所述功耗管理寄存器具有提供模式選擇信號的第一寄存位和第二寄存位；所述至少兩個時鐘發生電路包括第一時鐘發生電路和第二時鐘發生電路，所述至少兩個時鐘控制電路包括第一時鐘控制電路和第二時鐘控制電路；所述中斷接口包括第一中斷接口和第二中斷接口。
3. 根據權利要求2所述的嵌入式系統的功耗管理電路，其特徵在於，所述第一時鐘控制電路由第一反相器(INV0)、第二反相器(INV1)、第一與門(AND0)及第二或門(0R1)構成；所述第一寄存位信號和第二寄存位信號分別通過第一反相器(INV0)和第二反相器(INV1)之後作為第一與門(AND0)的輸入，第一與門(AND0)的輸出及由第二中斷接口接入的信號作為第二或門(0R1)的輸入，第二或門(0R1)輸出第一時鐘控制信號。
4. 根據權利要求3所述的嵌入式系統的功耗管理電路，其特徵在於，所述第一時鐘發生電路由系統時鐘、第三反相器(INV2)、第一觸發器(DFF0)及第二與門(AND1)構成；系統時鐘經第三反相器(INV2)後及所述第一時鐘控制信號作為第一觸發器(DFF0)的輸入，第一觸發器(DFF0)的輸出及系統時鐘作為第二與門(AND1)的輸入，第二與門(AND1)的輸出作為第一時鐘的輸出。
5. 根據權利要求2、3或4任意一項所述的嵌入式系統的功耗管理電路，其特徵在於，所述第二時鐘控制電路由第二反相器(INV1)、第一或門(0R0)及第三或門(0R2)構成；所述第二寄存位信號通過第二反相器(INV1)後作為第三或門(0R2)的一個輸入，由第一中斷接口和第二中斷接口接入的信號通過第一或門(0R0)之後作為第三或門(0R2)的另一個輸入，第三或門(0R2)輸出第二時鐘控制信號。
6. 根據權利要求5所述的嵌入式系統的功耗管理電路，其特徵在於，所述第二時鐘發生電路由系統時鐘、第三反相器(INV2)、第二觸發器(DFF1)及第三與門(AND2)構成；系統時鐘經第三反相器(INV2)後及所述第二時鐘控制信號作為第二觸發器(DFF1)的輸入，第二觸發器(DFF1)的輸出及系統時鐘作為第三與門(AND2)的輸入，第三與門(AND2)的輸出作為第二時鐘的輸出。
7. 根據權利要求2所述的嵌入式系統的功耗管理電路，其特徵在於，所述第一中斷接口連接依賴時鐘的內部中斷源。
8. 根據權利要求7所述的嵌入式系統的功耗管理電路，其特徵在於，所述內部中斷源包括定時器、串口、看門狗中的至少一種。
9. 根據權利要求2或7所述的嵌入式系統的功耗管理電路，其特徵在於，所述第二中斷接口連接不依賴時鐘的外部中斷源。
10. 根據權利要求2所述的嵌入式系統的功耗管理電路，其特徵在於，所述功耗管理寄存器還具有提供模式選擇信號的第三寄存位；所述中斷接口還包括第三中斷接口 ；所述至少兩個時鐘發生電路還包括第三時鐘發生電路；所述至少兩個時鐘控制電路包括第三時鐘控制電路。
專利摘要本實用新型涉及一種嵌入式系統的功耗管理電路，包括功耗管理寄存器，提供至少兩種模式的選擇信號；中斷接口，用於接入中斷喚醒信號；至少兩個時鐘發生電路；至少兩個時鐘控制電路，根據模式選擇信號及中斷喚醒信號分別控制所述至少兩個時鐘發生電路的工作、關閉或被喚醒。本實用新型可以控制至少兩個時鐘同時工作、其中一個工作、或兩個都不工作，即可以通過模式切換控制系統時鐘在全功、半功及無功等狀態下工作，實現在限制功耗的同時，均衡考慮系統處理數據要求，從而實現系統以低水平功耗實現高水平性能，具有功能完善、操控方便、通用性好及成本低的特點。
文檔編號G06F1/32GK201522684SQ200920194849
公開日2010年7月7日 申請日期2009年9月16日 優先權日2009年9月16日
發明者史謙, 唐振中, 石強, 胡麗萍, 許永平, 鄧廷, 馬暉 申請人:珠海中慧微電子有限公司