用於控制半導體晶片封裝相互作用的應變補償填充圖案的製作方法

2023-11-30 14:11:26

專利名稱：用於控制半導體晶片封裝相互作用的應變補償填充圖案的製作方法
技術領域：
一般而言，本公開涉及複雜的半導體器件，尤其涉及調適成用於在晶片/載體連接過程中控制半導體晶片與載體基板之間的相互作用的應變補償填充圖案。
背景技術：
在現代集成電路的製造中，通常必須在組成的微電子器件的各種半導體晶片之間提供電連接。根據晶片的類型和整體器件的設計要求，可以各種各樣的方式完成這些電連接，諸如，例如，通過引線接合、帶式自動接合(TAB)、倒裝晶片接合、等等。在近幾年中,倒裝晶片技術的使用，其中半導體晶片藉助於從所謂的焊料凸點所形成的焊球而連接到載體基板或到其它晶片，已成為半導體加工工業的一個重要方面。在倒裝晶片技術中，在將被連接的晶片的至少一個的接觸層上，諸如，例如，在形成於包含多個集成電路的半導體晶片的最後一個金屬化層上方的電介質鈍化層上，形成焊球。同樣的，在另一個晶片(諸如，例如，載
體封裝)上形成尺寸足夠且位置適當的接合墊，其中每一個對應於形成在半導體晶片上的一個個別的焊球。然後電連接這兩個單元，即半導體晶片和載體基板，這是通過「翻轉」半導體晶片，並使焊球與接合墊物理接觸，並執行「回流」過程而使每個焊球接合到一個相應的接合墊。通常，數百個焊料凸點可以分布在整個晶片面積上方，從而提供例如現代半導體晶片所需的的I/O能力，例如，現代半導體晶片通常包括複雜的電路，如微處理器、存儲電路、三維(3D)晶片、等等，和/或形成一個完整的複雜的電路系統的多個集成電路。在許多處理應用中，半導體晶片是在高溫的所謂可控塌陷晶片連結(C4)焊料凸點回流過程期間接合到載體基板。通常，基板材料是一種有機的層壓板，其具有比半導體晶片的大4-5倍程度的熱膨脹係數(CTE)，該半導體晶片在許多情況下是主要由矽和以矽為基礎的材料所組成。因此，由於在晶片和基板(即，矽對有機層壓板)之間的熱膨脹不匹配，基板在暴露於回流溫度時將增長超過晶片，並因此，當封裝冷卻且焊料凸點固化時，應力將會施加於晶片/基板封裝上。現在將說明圖1a-圖lc，其示意性地繪示在此過程中可能發生在晶片封裝上的至少一些影響。圖1a示意性地繪示包括載體基板101和半導體晶片102的晶片封裝100。半導體晶片102通常包含多個焊料凸點103，其形成在晶片102的金屬化系統104上方(參見圖lc)。在晶片封裝組裝過程期間，反轉或「翻轉」半導體晶片102，並帶到與載體基板101接觸，之後，將圖1a的晶片封裝100在高於焊料凸點材料的熔化溫度的回流溫度暴露到焊料凸點回流過程120。根據用於形成焊料凸點103的特定焊料合金，回流溫度可以是2000C _265°C以上。在回流過程120期間，當焊料凸點103的材料是在液相中時，，基於各自的構件的個別熱膨脹係數，載體基板101和半導體晶片102都能夠以實質上無約束的方式熱「增長」。因此，載體基板101和半導體晶片102都保持在一個基本上是平且不變形的情況中，儘管每一個會因其不同的熱膨脹係數而以不同的量增長。在另一方面，圖1b示意性地繪示在冷卻階段期間當載體基板101和半導體晶片102之間的熱相互作用開始發生時的晶片封裝100。當晶片封裝100冷卻時，焊料凸點103的固化並機械連接封裝基板101到半導體晶片102。當晶片封裝100在焊料凸點103固化後繼續冷卻，載體基板101和半導體晶片102的材料之間的CTE不匹配導致基板101以比晶片102更大的速率收縮。通常，熱膨脹/收縮的此差異是體現為載體基板101和半導體晶片102兩者的非平面內(out-of-plane)變形和焊料凸點103的一定量的剪切變形的組合。其它局部化的影響可能會發生在焊料凸點103立即周圍的的區域中的半導體晶片102中，如圖1c所示和下面所描述。圖1c示意性地繪示在晶片封裝100的冷卻後圍繞一單個焊料凸點103A的半導體晶片102的區域。為簡單起見，與圖1a-1b中所示的晶片封裝配置相比，半導體晶片102已·被反轉，且未繪示載體基板。此外，在圖1c中只有顯示半導體晶片102的金屬化系統104的最上面的金屬化層104AU04B及104C，沒有描繪在晶片102的層104C、器件層、或基板層下方的任何金屬化層。半導體晶片102還包括形成在最後一個金屬化層104A中的接合墊105、形成在最後一個的金屬化層104A上方的鈍化層106、和形成在接合墊105上方形成的焊料凸點103A。另外，如圖1c中所示，接合墊105與接觸結構107接觸，以促成焊料凸點103A和載體基板101 (圖1c中未繪示)到形成在金屬化層104A下方的器件級(未繪示)中的半導體晶片102的集成電路(未繪示)的電連接。僅用於說明目的，接觸結構107可以包括，例如，形成在金屬化層104B中的接觸通孔107B、在金屬化層104C中的導電線107C和接觸通孔107D等等，而其它的配置也可能被使用。在冷卻期間，由半導體晶片102和載體基板101的熱相互作用所導致的晶片封裝100的非平面內變形將發展成剪切負荷103S、拉伸負荷103T、和跨焊料凸點103A的彎矩103M。然而，由於焊料材料一般非常穩健，並且通常具有超過構成半導體晶片102 (且特別是，金屬化層104A)的材料的強度，相對小的變形能量將被焊料凸點103A吸收。取而代之，負荷103SU03T和103M的大部分將通過接合墊105轉換併到在焊料凸點103A底下的金屬化層中，導致高度局部化的拉伸應力，例如垂直或隆起拉伸應力104U，和橫向或伸展拉伸應力104S。如果這些拉伸應力夠高，上面的金屬化層的一或多個的局部脫層可能會出現在焊料凸點103A下方。通常，金屬化脫層會呈現為裂縫108，並且通常會發生隆起張力最高處一即在接合墊105的邊緣105E附近，如圖1c中所示。在許多情況中，裂縫108可能只發生在單一金屬化層中，如圖1c中所示的層104B。Ic中，而在其它情況中，且取決於若干因素，裂縫108可能會傳播更深或更淺到底層的金屬化系統104中，從一個金屬化層到另一個。可能會發生在焊料凸點103下方的金屬化層中的脫層失效和裂縫，如裂縫108，有時會經歷過早的失效，因為焊料凸點103可能無法和下面的接觸結構進行良好的電連接。但是，由於不會發生如上所述的脫層/裂縫缺陷直到半導體晶片製造的晶片封裝的組裝階段，通常不會檢測到這些缺陷，直到最終的品質檢驗檢測。通常，在倒裝晶片操作完成後，晶片封裝100將經過聲學測試，如C模式聲波顯微鏡(CSAM)。在CSAM檢查過程期間，可能存在於焊料凸點103下方的半導體晶片102的金屬化層104A中的裂縫108將有白色的外觀，且因此有時也簡稱為「白色凸點」、「白點」、或「鬼凸點」。白凸點缺陷對整體晶片製造過程造成昂貴的缺點，因為它們不會發生，並因此不能被檢測到，直到已經在晶片中發生了顯著的材料和製造投資。此外，在複雜的半導體器件中所用的材料類型的最近的變化和進步也對白凸點的發生頻率產生了影響。例如，許多年來，形成倒裝晶片技術中所使用的焊球的材料包括各種所謂的錫/鉛(Sn/Pb)焊料的任何一個。通常，用於大多數的Sn/Pb焊料的合金有一定等級的延展性，使Sn/Pb焊料凸點在焊料凸點回流程序的冷卻階段中所引發的負荷下變形，從而吸收掉上面討論的一些非平面內變形能量。然而，近幾年來，行業普遍在大多數商業應用(包括半導體處理)中不再使用Sn/Pb焊料。因此，無鉛焊接材料，如Sn/Ag(錫-銀)、Sn/Cu (錫-銅)、Sn/Ag/Cu (錫-銀-銅，或SAC)焊料等等已經開發為用於形成半導體晶片上的焊料凸點的替代合金。這些無鉛替代焊接材料一般比大多數常用的Sn/Pb焊料具有較高的材料強度和較低的延展性，也通常需要更高的溫度來回流。因此，無鉛焊料凸點吸收較少的變形能量，並在焊料凸點底下的金屬化系統上有相應較高的負荷，這因而增加白凸點出現的頻率。此外，具有約3. O或更低的介電常數(或k值)的介電材料(其有時稱為「低k介電材料」或或「極低k介電材料」)的開發和使用導致白凸點發生率增加。通常，低k介電材料比具有較高的k值的一些更常用的介電材料(如二氧化矽、氮化矽、氮氧化矽等等)具有更低的機械強度、機械模量、和粘接強度。隨著金屬化系統利用更多由低k介電材料製成的金屬化層，當暴露在施加於焊料凸點底下的金屬化層上的負荷時，較低強度的低k材料較可能·會破裂，從而導致脫層和裂縫一即白凸點缺陷。特別是，裂縫趨向於發生，或至少始於最接近半導體晶片的上表面(即最接近最後一個金屬化層)的低k金屬化層中，因為變形能量在上表面附近最大，且在較低的金屬化水平中減少。此外，上述白凸點問題的類型似乎在由具有約2. 7或更低的k值的超低k (ULK)材料所構成的金屬化層中甚至更嚴重。應當指出的是，雖然圖1A-1C描述了可能與倒裝晶片封裝問題有關的典型白凸點問題，上面發現的問題也同樣適用於其它晶片封裝配置，如3D晶片等等。因此，鑑於上述情況，需要實施新的設計策略，以解決與在典型的晶片封裝操作期間所發生的白凸點有關的製造問題。本公開涉及處理器件設計和方法，旨在避免或至少減輕上述問題的方法的一個或多個的影響。

發明內容
下面提出本公開的簡要概述，以便提供在本文中所披露的一些實施例的基本理解。此發明內容並非本公開的詳盡總結，也不打算識別在本文中所披露的主題的關鍵或重要的組件。它唯一目的是以簡單的形式提出一些概念，作為稍後將討論的更詳細說明的前奏。一般來說，本文所披露的主題涉及到複雜的半導體晶片，其在比如倒裝晶片或3D晶片裝配之類的半導體晶片封裝操作期間較不易有白凸點的發生。本文所披露的一個說明性的半導體晶片包括，除其它外，接合墊和在接合墊下方的金屬化層，其中金屬化層是由接合墊下方的接合墊區域和圍繞接合墊區域的空曠區域所構成。此外，半導體器件還包括在金屬化層中的多個器件特徵，其中多個器件特徵具有在接合墊區域中的第一特徵密度和在空曠區域中小於第一特徵密度的第二特徵密度。在本主題的另一個說明性實施例中，一種半導體晶片包括在半導體晶片的最後金屬化層中的接合墊，和包含上端和下端的柔性結構，其中上端是在接合墊下方的一金屬化層中，下端是在上端下方的一金屬化層中，且上端比下端更接近半導體晶片的中心線。本文所披露的再一個說明性實施例是一種半導體器件，其除其它外，包括在半導體晶片的最後金屬化層中的接合墊，和包含第一上端和第一下端的第一柔性結構，其中第一上端是在接合墊下方，第一下端是在所述第一上端下方的一金屬化層中，且第一上端比第一下端更接近半導體晶片的中心線。所披露的半導體器件還包括包含第二上端和第二下端的第二柔性結構，其中第二上端是在接合墊下方，第二下端是在第二上端下方的一金屬化層中，第二上端比第二下端更接近中心線，且第一上端比第二下端更接近中心線。


可通過參考詳細描述及權利要求並且當結合下圖考慮時得出本主題的較完整的理解，其中相似參考號碼是指整個圖中相似的組件。圖1a-圖1b示意性地繪示半導體晶片和載體基板的倒裝晶片封裝操作；圖1c示意性地繪示在圖1a-1b的倒裝晶片封裝操作後在半導體晶片上的焊球和 金屬化系統外上的非平面負荷；圖2a示意性地繪示根據本公開的一個示例性實施例的半導體晶片的平面圖；圖2b_圖2c示意性地繪示有代表性的現有技術的半導體器件的實質上一致的填充圖案；圖2d-圖2e示意性地繪示根據本公開的一個示例性實施例的應變補償填充圖案；圖3a示意性繪示本文所公開的應變補償填充圖案的另一個示例性實施例的截面圖；圖3b示意性繪示圖3a中所示的柔性結構的一種配置的一些面貌；和圖3c示意性描繪圖3b中所示的示例性柔性結構的平面圖。雖然本文所公開的主題可輕易有各種修改和替代形式，其具體實施例已在附圖中舉例顯示並在本文中詳細描述。然而，應當理解到本文中描述的具體實施例並不意在限制本發明於所公開的特定形式，而是相反地，其意圖是覆蓋落入由所附的權利要求所界定的精神和範圍內的所有修改、等同者、和替代者。
具體實施例方式本主題的各種說明性的實施例描述如下。為了清楚起見，不是實際實現的所有的功能都在本說明書中加以描述。當然可理解到在任何這種實際實施例的發展中，必須作出許多實現特定的決定以達成開發者的具體目標，例如符合與系統有關和與商業有關的約束，這將對於不同的實現而有所不同。此外，將可理解這種開發努力可能是複雜和耗時的，但儘管如此對於那些受益於本公開的本領域中的普通技術人員來說是常規任務。現在，將參照附圖描述本主題。只為了解釋，且為了不以本領域技術人員眾所周知的細節不混淆本公開，在附圖中示意性地繪示各種的結構和器件。不過，包括附圖來描述和解釋本公開的說明性實施例。應當理解並解讀本文中所用的詞語和短語為具有與本領域技術人員對於那些詞語和短語的理解一致的含義。本文的用語或短語不意在暗示用語或短語的特別定義，即，與本領域技術人員所理解的普通和習慣的含義不同的定義。在用語或短語意在有特殊的意義(即，本領域技術人員所理解以外的意義)的情況中，這種特殊的定義將在說明書中以定義的方式直接提出在，直接且明確地提供了該用語或短語的特別定義。
在一般情況下，本公開的主題是有關於半導體晶片，其中可以形成在晶片的金屬化系統的金屬化層中形成應變補償的填充圖案，其調適成減少，或至少減輕，在晶片的封裝操作期間由施加在半導體晶片上的金屬化層上的差異熱膨脹的效果所導致的白凸點的發生。如普通技術人員可理解到，金屬化層可以由形成在介電材料層中的眾多接觸通孔和導電線所構成。此外，在許多情況下，構成金屬化層的通孔和線可以是不同的大小和/或長度，並且在一個給定的金屬化層中的這些元素的相對定位一般是基於晶片所需的電路布局。當在這樣的金屬化層上進行化學機械拋光(CMP)工藝時，構成金屬化層的各種材料的不同特性，如拋光速率等等，可能會導致在一個可能不能被均勻地平坦化的表面。這種現象有時被稱為「碟狀凹陷(dishing)」效果，其中金屬化層的表面上具有局部化驟降和山谷。因此，使用本文所公開的新穎技術，可將填充圖案，其可包含，例如，多個金屬插頭等等，分布在整個金屬化層，以便在CMP過程中建立一個「平衡」的效果，從而減少上述「碟狀凹陷」效果的嚴重程度。然而，應當理解到本公開的應變補償的填充圖案可包括在一個給定的金屬化層中，即使是在其中不存在上述的CMP 「碟狀凹陷」效果或其中CMP的「碟狀凹陷」的程度通常不需要填充圖案的使用來「平衡」平坦化過程的那些實施例中。本主題因此有關於在晶片的金屬化系統的一或多個金屬化層中的應變補償的填充圖案的使用，其可以用來局部加強金屬化層，同時仍然提供上述的CMP 「平衡」效果。因此，填充圖案可具有其中圖案具有實質上一致分布密度的區域，如上面所述，而在其它區域中，可修改填充圖案可能一即，成為應變補償的填充圖案一使得在特別關注的區域中分布密度會變化，從而至少部分地補償可能會發生在那些區域中的較高的非平面負荷。此外，在至少一些實施例中，在晶片的金屬化系統的頂部附近(例如，在最後的金屬化層的附近和/或下方)的金屬化層中的應變補償的填充圖案，在該處由晶片和基板載體的差異熱膨脹所弓I起的應變在回流過程期間可能是最大。例如，在一些說明性實施例中，本公開的應變補償填充圖案可以形成在接合墊的下方和附近，這些接合墊位於半導體晶片的區域，且通常是暴露在由半導體晶片和載體基板之間的CTE (熱膨脹係數)的不匹配所引起的最高非平面負荷。因此，這樣的應變補償的填充圖案可有助於減少裂縫誘導的應力和/或在一個給定的焊料凸點和接合墊底下的金屬化層中所誘導的應變的幅度。舉例來說，由於本體的尺寸一即，其長度或寬度一是可能對本體在暴露於升高溫度時所經歷的熱膨脹的總量有顯著效果的一個因素，最大的熱相互作用的點可能發生離晶片的中性中心或中心線最遠的半導體晶片的那些區域中。因此，在一些說明性實施例中，至少一些的應變補償的填充圖案可能位於接合墊下方和/或附近，接合墊可能位於在半導體晶片的一或多個角落區域中，上面討論過的差異熱膨脹問題在該處可能是最大。此外，當接合墊下方的的受影響的金屬化層是由低k和/或超低k (ULK)介 電材料(這兩種一般都比典型的氧化物或氮化物的電介質有大幅降低的機械強度)所構成時，這些應變補償的影響可能特別重要。應當了解到，除非另有具體說明，在下面的描述中可能使用的任何相對位置或方向性術語一例如「上(upper) 」、「 下(lower) 」、「之上(on) 」、「相鄰(adjacent to ) 」、「上方(above)」、「下方(below)」、「上面(over)」、「下面(under)」、「頂端(top)」、「底部(bottom)」、「垂直」、「水平」等等一應相對於所參考的圖中的組件或組件的描繪而根據該術語的正常和日常的含義來加以解釋。例如，參照圖1c中所示的半導體晶片102的示意性截面，應可了解到鈍化層106是形成在最後的金屬化層104A的「上方」，並且導電墊105設置在焊料凸點103A的「下方」或「下面」。同樣地，也應該注意到在沒有其它層或結構夾設在其間的那些實施例中，鈍化層106可設置在最後的金屬化層104A 「之上」。圖2a示意性地繪示根據本公開的一個示例性實施例的半導體晶片200的說明性實施例的平面圖。半導體晶片200可以具有實質上矩形的組態，具有晶片長度201和晶片寬度202，還有晶片中心203，通過該中心穿過與晶片長度201對齊的第一中心線203X和與晶片寬度202對齊的第二中心線203Y。根據特定的應用，半導體晶片200的晶片長度和寬度尺寸201和202的範圍 可以從約O. 5cm至約2. 5cm或甚至更大。應當注意的是，晶片長度201和晶片寬度202不需要具有相同的尺寸，儘管在一些實施例中它們可能是相同。在某些說明性的實施例中，半導體晶片200可以包括多個接合墊204，一般都設在半導體晶片200的實質上中央區域203C中。此外，半導體晶片200也可包括多個接合墊205，在半導體晶片200遠離中央區域203C的每一個角落區域200A-D中，在該處晶片封裝的熱相互作用通常是最高，且白凸點發生率可能較高，如前面所討論。此外，應該理解的是，多個焊料凸點，比如圖1a-圖1c的焊料凸點103，可以形成上述在這兩種的多個接合墊204和205上方，並且為了清楚起見並未顯示。此外，還應該理解的是，半導體晶片200可以採用倒裝晶片的操作被組裝在晶片封裝中，正如上述關於晶片封裝100的半導體晶片102所述和在圖1a-圖1b中所示，雖然也可以採用其它的組裝技術。在某些說明性的實施例中，每一個角部區域200A-D可以具有大約為晶片長度201的十分之一或10%的長度201C，且大約為晶片寬度202的十分之一或10%的寬度202C。此夕卜，應當指出，在本公開的至少一些說明性實施例中，兩種多個接合墊204和205可以布置在實質上正方形或矩形的格子狀的圖案上，以方便光刻圖案化過程，其可用於圖案化半導體晶片的最後金屬化層，還有形成在其上方的鈍化層和焊料凸點。此外，取決於器件的設計和布局的要求，格子狀的圖案的間距和/或密度可以在半導體晶片200上隨區域而變，或該格子狀的圖案可以在整個半導體晶片200上實質上不間斷地繼續。圖2b示意性地繪示實質上一致的填充圖案211的平面圖，其通常可用於半導體晶片200的金屬化層212C中，在其中晶片200與載體基板(未圖示)之間的CTE不匹配的影響可能不至於造成白凸點的出現的晶片200的區域中。例如，實質上一致的填充圖案211可以位於在半導體晶片200的一般空曠區域中，例如，如在圖2a中所示的晶片200的實質上中央區域203C，和在接合墊204的一或多個下方(在圖中2b中示為虛線)。在一些說明性實施例中，實質上一致的填充圖案211可以包括，例如，多個插頭211P，其可基於實質上一致的間距密度211S分布在整個金屬化層212C上。此外，插頭211P可穿插在一或多條金屬線213A、213B、213C等等周圍，其每一個可在金屬化層212C中形成半導體晶片200的整體電路布局(未圖示)的一部分。插頭211P可以是任何形狀或組態，例如，當從上方觀察時，圓形、方形、八角形、和/或六邊形之類。根據平坦化過程中實質上一致的填充圖案211所需的「平衡」效果一這可能依賴於幾個因素，如金屬線213A-C等的數目、包含金屬線213A-C等的材料、和金屬化層212C的介電填充材料一插頭211P可以與金屬線213A-C等類似的金屬材料製成。例如，插頭211P可以包含本領域中公知的多個導電金屬之一，如鋁、銅、鎢之類，還有它們的合金。也可以使用不同的非金屬填充材料，如石墨之類，同樣取決於CMP過程中必要的「平衡」效果。在一些實施例中，插頭211P的尺寸可以是使得插頭211P的臨界尺寸可以和例如形成在構成整體半導體電路的一部分的相同金屬化層中的接觸通孔(未圖示)的臨界尺寸實質上相同。另夕卜，取決於器件的整體設計要求，一些插頭211P實際上可能是接觸通孔，並且因此可電連接到半導體晶片200的電路布局。在其它情況下，插頭211P可能僅僅是「虛設」的結構，即結構在電氣傳送中不發揮作用。圖2c示意性地繪示在圖2c所示和上述中的實質上一致的填充圖案211的剖視圖。在圖2c中所示的說明性實施例中，所述多個插頭211P設置在金屬化層212C中(見圖2c),其可以是構成金屬化系統212的多個金屬化層212A-D等之一。此外,插頭21IP可以基於實質上一致的間距密度211S分布在整個的金屬化層212C上，並且設置在層212C內而不考慮形成在插頭211P上方的最後的金屬化層212A中的接合墊204的特定位置。圖2d示意性地繪示本公開的應變補償填充圖案221的一個說明性的實施例的平面圖。應變補償填充圖案221可用於在金屬化層212C(見圖2c)中，在其中晶片200和載體 基板之間的熱膨脹係數不匹配較可能產生白凸點出現的半導體晶片200的區域中，例如，在半導體晶片200的角落區域200A-D中的接合墊205的區域中(見圖2a)。與實質上一致的填充圖案211類似，應變補償填充圖案221也可以包括多個插頭221P，其在某些實施例中可以和插頭211P是實質上相同的尺寸。此外，取決於整體CMP的「平衡」要求，插頭221P也可以是由本領域中公知的一或多個導電金屬所製成，諸如鋁、銅、鎢之類。在一些說明性實施例中，位在角落區域接合墊205的區域中的應變補償填充圖案221的插頭221P (在圖2d中示為虛線)，當與在實質上中央設置的接合墊204的區域中的插頭211P的間距的密度211S相比，可以具有更高的間距密度221S。此外，在某些實施例中，如在圖2d中繪示的那些，應變補償填充圖案221使用的可特別限定在接合墊205的直接周圍和下方的接合墊區域205A，而否則實質上一致的填充圖案，如圖2b-圖2c中所示的填充圖案211，仍可用在每一個接合墊區域205A之間和周圍的角落區域200A-D的空曠區域200F中。依照這種方式，插頭221P的較高間距密度的221S通過局部增加在白凸點出現的可能性可能是最高的在那些區域中的半導體晶片200的有效柔性模量，可作用成加強和鞏固緊接在接合墊205下方的區域。此外，間距密度221S，雖高於間距密度211S，在一些實施例中也可能是實質上一致的，而在其它實施例中，間距密度221S可能在一個給定的金屬化層中是實質上不一致的，這可能是因為其它組件(例如，通孔和線)的布局所需要。此外，對用於形成在角部區域200A-D中的半導體晶片200的整體填充圖案的光刻和圖案化步驟只需相對小的調整，從而限制應變補償填充圖案221的使用對晶片200的整體處理流程所造成的影響。圖2e中示意性地繪示圖2d的實質上一致的填充圖案211和應變補償填充圖案221的剖視圖。如圖2c中所示，多個插頭21IP和221P都設置在金屬化系統212的金屬化層212C中，且插頭221P通常是基於間距密度221S設置在接合墊205周圍和下方的接合墊區域205A中。插頭211P，另一方面，則可基於實質上一致的間距密度211S大致分布在整個金屬化層212C上，且不考慮到形成其上方的最後的金屬化層212A中的接合墊205的特定位置。可使用用於形成半導體晶片200的整體電路布局的相同的光刻、圖案化、和材料沉積技術一本技術領域的普通技術人員眾所周知的那些技術一形成圖2b_圖2e的實質上一致的填充圖案211和應變補償填充圖案221。例如，在其中插頭21IP和/或插頭22IP可包含，例如，銅或銅合金的導電材料的本公開的那些實施例中，可使用鑲嵌技術形成來形成填充圖案211和221，其中可以在各自的金屬化層中形成開口，種子層可以沉積在開口的內部，且使用適當的材料沉積技術(如電化學電鍍等)來填充開口。也可以利用否則不中斷後端線(BEOL)金屬化結構的正常處理流程的其它方法。現在將在下面詳細描述圖3a_圖3c，其中示意性地繪示根據本公開的應變補償填充圖案的又一實施例。圖3a示意性地繪示半導體晶片300的剖視圖，其包括，除其它外，可形成在金屬化系統312的最後金屬化層312A中的接合墊305，還有可以形成在最後金屬化層312A下方的多個額外的金屬化層，如金屬化層312B-D。示於圖3中的四個金屬化層312A-D只用於說明目的，並且應當理解的是，金屬化系統312可包括共五個、十個、或者甚至更多的金屬化層。在半導體晶片300還可以包括位於接合墊305下方的金屬化系統312中的一或多個柔性結構，例如圖3a中所示的結構321、322、323和324。此外，一或多個柔性結構321-324 可以由一系列互連的接觸通孔和導電線構成，使得柔性結構321-324可作用為一種機械的「彈簧」，從而吸收在晶片的回流焊處理期間通過半導體晶片300與載體基板(未圖示)之間的熱相互作用而傳遞到金屬化系統312的至少部分變形能量的至少一些。依照這種方式，較少的能量會被傳遞到底層的金屬化系統312的低k和ULK介電材料層。此外，接合墊305下方的多個柔性結構(如柔性結構321-324)的使用也可用來支撐最上面的金屬化層抵抗在相同熱負載情況下可能引發在金屬化系統312中的橫向應變。此外，與上述的插頭211P和221P類似，柔性結構321-324的一個或多個可以是電活性的結構，或者它們可以是在半導體電路中不發揮積極作用的「虛設」結構，將在下面進一步加以描述。如上面指出，柔性結構321-324的一或更多可以由一系列互連的接觸通孔和導電線構成，從而提供類似機械彈簧的柔性。在一些實施例中，柔可在用於形成構成半導體晶片300的電路布局(未圖示)的每一個金屬化層中的通孔和線的相同處理流程期間形成性結構321-324的接觸通孔和導電線。因此，柔性結構321-324可以包含幾個常用的導電金屬的任一個，如銅、鎢、和/或鋁之類，還有它們合金。此外，也可以配置柔性結構321-324的任何一個或全部，使得其是半導體晶片300電路布局的一個不可分割的一部分，且因此可以在例如個別柔性結構(如圖3a的柔性結構321和323)的最上面的接觸通孔電連接到接合墊305。然而，應當理解，在一些說明性實施例中，柔性結構321-324的任何一個或全部，如柔性結構322，可能不包括最上面的接觸通孔(在圖3a中示為虛線組件)，並可以一個導電線作為最上面的組件。也可以使用其它組態。如圖3a中所示，每個柔性結構321-324可以有各自的橫向長度321L-324L，其是從半導體晶片300的中心線303朝晶片300的邊緣300E測量。此外，在某些實施例中，當柔性結構321-324自晶片中心線303的個別距離增加時，橫向長度321L-324L也可接續地增長。例如,柔性結構321的最上端331可位於離晶片中心線303的距離331D，而柔性結構322的最上端332可位於離晶片中心線303的距離332D，其是大於距離331D。換種方式來說，最上端332比最上端331更靠近半導體晶片300的邊緣300E。因此，柔性結構體322的長度322L可大於柔性結構321的長度321L。此外，柔性結構323 (其可具有在離晶片中心線303的距離333D的最上端333，距離333D大於距離331D和332D)的長度323L也可大於長度321L和322L。同樣地，柔性結構324 (其可具有在接近邊緣300E的最上端334 (即，在離中心線303的距離334D，其大於距離331D-333D的任一個))可具有大於長度321L-323L的任一個的長度324L。圖3b示意性地繪示圖3a中所示的柔性結構321的配置的一些詳細面貌，現在將進一步詳細描述。然而，應該理解的是，在本文所公開的某些說明性實施例中，下面描述的柔性結構321的一些或甚至所有的特性也可同樣適用於圖3a中所示的柔性結構322-324。如圖3b中所示，柔性結構321可以包括在接合墊305正下方的金屬化層312B中的第一接觸通孔321A。在其中柔性結構321構成半導體晶片300的電路布局的一部分的那些實施例中，第一接觸通孔32IA的最上端也可與接合墊305電接觸。柔性結構321也可以包括在接觸通孔321A下方的金屬化層312C中的第一導電線321B並可被配置成使得第一導電線321B的一端與第一接觸通孔321A的下端電接觸。第一導電線321B也可具有長度341L，這是從中心線303朝半導體晶片300的邊緣300E所測量。此外，柔性結構321的第一導電線321B可以包括在金屬化層312C中的第二接觸通孔321C，使得第二接觸通孔321C的上端與第一導電線321B的第二端電接觸。 在一些說明性實施例中，圖3b中的所示的柔性結構321也可以包括，例如，形成在金屬化層312D中的第二導電線321D，其中第二導電線321D的一端與第二接觸通孔321C的下端321D電接觸。與第一導電線321B類似，第二導電線321D可以具有長度351L。此外，柔性結構321還可以包括在的金屬化層312D中的第三接觸通孔321E，其具有與第二導電線321D的第二端電接觸的上端。此外，應該理解的是，柔性結構321還可以包括附加在層312D下方的金屬化層(未圖示)中的額外接觸通孔和導電線，且其可以對先前的組件321A-321E所描述類似的方式加以互連。取決於整體設計，柔性結構321可以被配置在金屬化系統312中，使得柔性結構321的上端331是設置在離晶片的中心線303的距離331L，且柔性結構321的下端361是設置在離中心線303的距離361D。在某些說明性的實施例中，距離361D可能大於距離331L，使得柔性結構321的下端361比其上端331更遠離晶片中心線303 —即，下端361比上端331更接近半導體晶片的邊緣303E。此外，在一些說明性實施例中，第二導電線321D的長度351L可大於第一導電線321B的長度341L，這是相對於晶片中心線303所測量。此外，在其中在層312D下方的金屬化層(未圖示)中形成額外的接觸通孔和導電線的那些實施方式中，一個給定的導電線的長度也可以是接續地大於前一個相鄰的導電線。在其它實施例中，相對於晶片中心線303在第二和第三接觸通孔321C和321E之間的螺距351P可大於第一和第二接觸通孔321A和321C之間的螺距341P。類似地，形成在層312D下方的金屬化層(未圖示)中的相鄰對的接觸通孔之間的螺距也可大於前一相鄰對的接觸通孔之間的螺距。圖3c示意性地繪示圖3b中所示的柔性結構321和接合墊305的平面圖。在圖3c中所示的實施例中，柔性結構321繪示成有額外的接觸通孔和導電線組件，具體地，第四和第五接觸通孔321G和321J，和第三和第四導電線321F 321H。在某些說明性實施例中，一般可設置柔性結構321，使得柔性結構321的上端331位於接合墊305的正下方或附近，並在離晶片中心線303的距離331L。此外，可定向柔性結構321，使下端361在離晶片中心線303的距離361D，其大於距離331L，S卩，更接近半導體晶片300的邊緣300E。在一些說明性實施例中，柔性結構321的上端331，還有柔性結構322-324的上端(未繪示，參見圖3a)可設置在接合墊305的一側305S下方或附近，其離半導體晶片300的中心303C最遠且最接近晶片300的邊緣300E，在該處上述由CTE不匹配所造成的拉伸或隆起負荷可能是最高。依照此方式，可將在回流過程中的半導體晶片300的金屬化系統312中的非平面負荷的不利影響減輕到至少一定程度，從而提供額外的保護而防止白凸點缺陷的出現，如在圖1c中所示和如上所述的裂縫108。此外，柔性結構321-324可能優先設置在接合墊305的下方和/或旁邊，其是位於半導體晶片300的角落區域一即，在該處的熱引發的非平面負荷可能是最高一例如，在圖2a中和如上所述的半導體晶片200的角落區域200A-D。因此，在這裡所公開的主題提供各種應變補償填充圖案的設計，其可以使用於接合墊下方和/或附近中，這些接合墊是位於其中熱膨脹係數差可能是最大的半導體晶片的那些區域中。因此，本公開的應變補償填充圖案可以用來消除，或至少減輕，在晶片封裝過程中的半導體晶片和載體基板的相互作用的影響，從而減少白色凸點出現的可能性。
上文所披露的特定實施例僅僅是說明性的，因為本發明可以不同但等效的方式修改和實踐本發明，這對受益於此處的教導的本領域技術人員來說是顯而易見。例如，可以以不同的順序執行如上提出的過程步驟。此外，不意圖限制本文中所示的構造或設計的細節，除了在權利要求中所述的以外。因此，很顯然地，可改變或修改上文所披露的特定實施例，且所有這樣的變化被認為是在本發明的範圍和精神之內。因此，在權利要求中提出本文所尋求的保護。
權利要求
1.一種半導體晶片,包括接合墊；在所述接合墊下方的金屬化層，其中，所述金屬化層包括在所述接合墊下方的接合墊區域和圍繞所述接合墊區域的空曠區域；和在所述金屬化層中的多個導電器件特徵，所述多個導電器件特徵包括在所述接合墊區域中的第一組導電器件特徵和在所述空曠區域中的第二組導電器件特徵，其中，所述第一組具有第一特徵分布密度且所述第二組具有小於所述第一特徵分布密度的第二特徵分布密度，以及其中，所述多個導電器件特徵的至少一個為在所述半導體晶片的電氣操作中不傳遞電流的虛設器件特徵。
2.根據權利要求1所述的半導體晶片，其中，所述多個導電器件特徵調適成在平坦化過程中控制所述金屬化層的上表面的碟狀凹陷。
3.根據權利要求2所述的半導體晶片，其中，所述多個導電器件特徵的至少一部分是金屬插頭。
4.根據權利要求1所述的半導體晶片，其中，所述多個導電器件特徵的至少一個接觸所述接合墊。
5.根據權利要求1所述的半導體晶片，其中，所述半導體晶片具有長度和寬度，且其中，所述接合墊位在自所述半導體晶片的角落沿所述長度大約所述長度的10%的距離內，且位在自所述角落沿所述寬度大約所述寬度的10%的距離內。
6.根據權利要求1所述的半導體晶片，其中，所述接合墊是在金屬化系統的最後金屬化層中，所述金屬化系統包括至少一個金屬化層，其包括具有大約3. O或更低的介電常數的低k電介質材料。
7.根據權利要求1所述的半導體晶片，其中，所述虛設器件特徵包括金屬插頭。
8.根據權利要求1所述的半導體晶片，其中，所述虛設器件特徵為所述第二組導電器件特徵的其中一個。
9.一種半導體晶片,包括在所述半導體晶片的最後金屬化層中的接合墊；和包括上端和下端的柔性結構，其中，所述上端是在所述接合墊下方的金屬化層中，所述下端是在所述上端下方的金屬化層中，且所述上端比所述下端更接近所述半導體晶片的中心線。
10.根據權利要求9所述的半導體晶片，其中，所述柔性結構包括一系列互連的接觸通孔和導電線。
11.根據權利要求10所述的半導體晶片，其中，所述系列中的相鄰接觸通孔之間的螺距在所述上端與所述下端之間增加。
12.根據權利要求10所述的半導體晶片，其中，所述接觸通孔和導電線的至少一個是在包括具有大約3. O或更低的介電常數的低k電介質材料的金屬化層中。
13.根據權利要求9所述的半導體晶片，其中，所述上端接觸所述接合墊。
14.根據權利要求13所述的半導體晶片，其中，所述柔性結構包括金屬。
15.根據權利要求9述的半導體晶片，其中，所述半導體晶片具有長度和寬度，且其中所述接合墊位在自所述半導體晶片的角落沿所述長度的所述長度大約10%的距離內，且位在自所述角落沿所述寬度大約所述寬度的10%的距離內。
16.根據權利要求9述的半導體晶片，其中，所述柔性結構為在所述半導體晶片的電氣操作中不傳遞電流的虛設結構。
17.—種半導體晶片,包括在所述半導體晶片的金屬化系統的最後金屬化層中的接合墊；位在所述金屬化系統中的第一柔性結構，所述第一柔性結構包括第一上端和第一下 端，其中，所述第一上端是在所述接合墊下方，所述第一下端是在所述第一上端下方的所述金屬化系統的金屬化層中，且所述第一上端比所述第一下端更接近所述半導體晶片的中心線；和位在所述金屬化系統中的第二柔性結構，所述第二柔性結構包括第二上端和第二下端，其中，所述第二上端是在所述接合墊下方，所述第二下端是在所述第二上端下方的所述金屬化系統的金屬化層中，所述第二上端比所述第二下端更接近所述中心線，且所述第一上端比所述第二下端更接近所述中心線。
18.根據權利要求17所述的半導體晶片，其中，所述第一柔性結構包括第一系列互連的接觸通孔和導電線，且所述第二柔性結構包括第二系列互連的接觸通孔和導電線。
19.根據權利要求18所述的半導體晶片，其中，所述第一和第二系列的至少一個中的相鄰接觸通孔之間的螺距在所述第一和第二柔性結構的個別上端與個別下端之間增加。
20.根據權利要求17所述的半導體晶片，其中，所述第一下端是相對於所述中心線離所述第一上端第一距離，所述第二下端是相對於所述中心線離所述第二上端第二距離，且所述第二距離大於所述第一距離。
21.根據權利要求17所述的半導體晶片，其中，所述第一柔性結構具有第一彈簧率且所述第二柔性結構具有與所述第一彈簧率不同的第二彈簧率。
22.根據權利要求21所述的半導體晶片，進一步包括位在所述金屬化系統的第三柔性結構，其中，所述第三柔性結構包括第三上端和第三下端，所述第三上端是在所述最後金屬化層下方，所述第三下端是在所述第三上端下方的所述金屬化系統的金屬化層中，所述第三上端比所述第三下端更接近所述中心線，所述第一上端比所述第三下端更接近所述中心線，且所述第三柔性結構具有與所述第一彈簧率不同的第三彈簧率。
23.根據權利要求22所述的半導體晶片，其中，所述第一、第二和第三柔性結構的至少一個接觸所述接合墊。
24.根據權利要求23所述的半導體晶片，其中，所述第一、第二和第三柔性結構的所述至少一個包括金屬。
25.根據權利要求17所述的半導體晶片，其中，所述半導體晶片具有長度和寬度，且其中，所述接合墊位在自所述半導體晶片的角落沿所述長度大約所述長度的10%的距離內，且位在自所述角落沿所述寬度大約所述寬度的10%的距離內。
26.根據權利要求17所述的半導體晶片，其中，所述第一和第二柔性結構的至少一個為在所述半導體晶片的電氣操作中不傳遞電流的虛設結構。
全文摘要
本發明涉及一種用於控制半導體晶片封裝相互作用的應變補償填充圖案，一般來說，本文所披露的主題涉及到複雜的半導體晶片，其在比如倒裝晶片或3D晶片裝配之類的半導體晶片封裝操作期間較不易有白凸點的發生。本文所披露的一個說明性的半導體晶片包括，除其它外，接合墊和在接合墊下方的金屬化層，其中金屬化層是由接合墊下方的接合墊區域和圍繞接合墊區域的空曠區域所構成。此外，半導體器件還包括在金屬化層中的多個器件特徵，其中所述多個器件特徵具有在接合墊區域中的第一特徵密度和在空曠區域中小於第一特徵密度的第二特徵密度。
文檔編號H01L23/488GK103000602SQ20121033725
公開日2013年3月27日 申請日期2012年9月12日 優先權日2011年9月12日
發明者V·W·瑞恩 申請人:格羅方德半導體公司