接收電路及接收的製造方法

2023-11-01 15:16:52 3

接收電路及接收的製造方法
【專利摘要】VGA(3、5)使用規定的增益，將基帶的接收信號放大。HPF(4、6)在放大後的接收信號中，阻斷低於第1截止頻率(fc_norm)的頻帶的接收信號。ADC(7)將HPF(4、6)的輸出信號進行AD變換而輸出數字的接收信號。AGC控制單元(9)輸出與VGA(3、5)中的規定的增益對應的增益碼(DVGA)。VGA增益校正單元(10)將VGA(3、5)的增益進行規定量調整。
【專利說明】接收電路及接收機
【技術領域】
[0001]本發明涉及接收在無線通信中發送的信號的接收電路及接收機。
【背景技術】
[0002]直接變換方式的接收機，與超外差方式的接收機相比，可實現接收機的小型化、接收機的輕量化，而且降低接收機的消耗功率。由此，蜂窩接收機與IEEE (Institute ofElectrical and Electronics Engineers ;電氣和電子工程師學會)802.11a / b / g 的各通信標準對應的接收機同樣，在處理毫米波的高頻信號的接收機中也使用直接變換方式的優點大。
[0003]在直接變換方式的接收機中，在將高頻的接收信號下變頻為基帶的接收信號的情況下，在接收機的電路結構中發生特有的DC偏移。對此，例如專利文獻1所示的直接變換方式的接收機，可變增益放大器和A / D變換器之間的信號路徑中插入高通濾波器，通過構成高通濾波器的電容器除去DC偏移。但是，在信號路徑中插入高通濾波器時，接收機中的AGC (Automatic Gain Control ;自動增益控制)的收斂時間加長。
[0004]現有技術文獻
[0005]專利文獻
[0006]專利文獻1:本國特開平10-247953號公報
【發明內容】

[0007]發明要解決的問題
[0008]本發明人研究了用於降低DC偏移的接收電路及接收機。但是，在以往的接收電路及接收機中使用高頻信號(例如毫米波)時，難以得到充分降低DC偏移的接收電路及接收機。
[0009]本發明鑑於上述以往的情況而完成，目的在於提供校正與根據AGC期間內的HPF的截止頻率的設定而發生的VGA的增益下降量對應的增益，防止AGC期間及信號接收期間中接收信號的差錯率的上升的接收電路及接收機。
[0010]解決問題的方案
[0011]本發明是上述接收電路，包括:混頻器，將高頻的接收信號變頻而輸出基帶的接收信號；至少一個VGA，使用規定的增益，放大所述基帶的接收信號；至少一個HPF，在所述放大後的所述接收信號中，阻斷低於第1截止頻率的頻帶的接收信號；ADC，將所述HPF的輸出信號進行AD變換而輸出數字的接收信號；處理器，將所述ADC的輸出信號進行解調；AGC控制單元，在AGC期間內，輸出與對所述VGA設定的所述規定的增益對應的增益碼；以及VGA增益校正單元，對所述規定的增益進行規定量校正，所述AGC控制單元在所述AGC期間的開始時，將所述HPF的截止頻率設定為比所述第1截止頻率高的第2截止頻率，在所述AGC期間的結束前，將所述HPF的截止頻率設定為所述1截止頻率，所述VGA增益校正單元在所述HPF的截止頻率被設定為所述第2截止頻率後，將所述增益的校正量設定為第1校正量，在所述HPF的截止頻率被設定為所述第1截止頻率後，將所述增益的校正量設定為比所述第1校正量小的第2校正量。
[0012]此外，本發明是上述接收機，包括:上述接收電路；接收所述高頻的接收信號的接收天線；以及生成規定的頻帶的本地信號並輸出到所述混頻器的本地信號生成器。
[0013]發明的效果
[0014]根據本發明，校正與根據AGC期間內的HPF的截止頻率的設定而發生的VGA的增益下降量對應的增益，能夠防止AGC期間及信號接收期間中接收信號的差錯率的上升。
【專利附圖】

【附圖說明】
[0015]圖1是在AGC期間中VGA的增益減少的具體例子的說明圖。
[0016]圖2是在AGC的粗調整期間及AGC的微調整期間中VGA的增益減少的具體例子的說明圖。
[0017]圖3是表示第1實施方式的接收電路及接收機的電路結構的方框圖。
[0018]圖4是說明第1實施方式的接收電路的AGC期間中的動作的流程圖。
[0019]圖5是用於說明第1實施方式的接收電路及接收機的效果的說明圖。
[0020]圖6是表示第1實施方式的變形例1的接收電路及接收機的電路結構的方框圖。
[0021]圖7是表示查閱表的一例的結構圖。
[0022]圖8是表示第1實施方式的變形例2的接收電路及接收機的電路結構的方框圖。
[0023]圖9是說明第2實施方式的接收電路的AGC期間中的動作的流程圖。
[0024]圖10是用於說明第2實施方式的接收電路及接收機的效果的說明圖。
[0025]圖11是表示第3實施方式的接收電路及接收機的電路結構的方框圖。
[0026]圖12是說明第3實施方式的接收電路的AGC期間中的動作的流程圖。
[0027]圖13是用於說明第3實施方式的接收電路及接收機的效果的說明圖。
[0028]圖14是表示第3實施方式的變形例的接收電路及接收機的電路結構的方框圖。
[0029]圖15是說明第4實施方式的接收電路的AGC期間中的動作的流程圖。
[0030]圖16是用於說明第4實施方式的接收電路及接收機的效果的說明圖。
[0031]圖17是以往的直接變換方式的接收機的基帶電路的結構圖。
[0032]圖18是表示VGA的小信號等效電路和HPF的電路結構圖。
[0033]圖19是用於說明在增大截止頻率f。的情況下VGA的增益減少Gdiff的說明圖。
[0034]標號說明
[0035]1LNA
[0036]2混頻器
[0037]3、3b、3c、5、5b、5c VGA
[0038]4、6HPF
[0039]7 ADC
[0040]8DSP
[0041]9、9c AGC 控制單元
[0042]10VGA增益校正單元
[0043]11加法器[0044]12、12d VGA增益控制單元
[0045]13DAC
[0046]14VGA電流控制單元
[0047]20本地信號生成器
[0048]100、100a、100b、100c、100d 接收電路
[0049]1000、1000a、1000b、1000c、1000d 接收機
【具體實施方式】
[0050](獲得各實施方式的內容的經過)
[0051]對於專利文獻1中所示的接收機，例如公開了下述參考專利文獻1中所示的接收機的基帶電路。參照圖17說明參考專利文獻1的接收機的基帶電路。圖17是以往的直接變換方式的接收機的基帶電路的結構圖。
[0052](參考專利文獻1)日本國專利第3622728號公報
[0053]在圖17所示的接收機的基帶電路中，通過低通濾波器301、VGA (Variable GainAmplifier ;可變增益放大器)302、高通濾波器305、VGA303、高通濾波器306、VGA304及高通濾波器307輸出下變頻為基帶的接收信號。
[0054]增益分配電路101根據增益控制信號的變化量，改變接收機的基帶電路整體的增益，將整體的增益分別 分配給VGA302、VGA303及VGA304。控制電路102根據增益控制信號的變化量，使高通濾波器305、高通濾波器306及高通濾波器307的各截止頻率變化。例如，在AGC中增益控制信號的變化量大於規定值時，控制電路102將各高通濾波器的截止頻率切換為比規定的截止頻率高的截止頻率。由此，接收機的基帶電路能夠降低AGC的收斂時間。
[0055](作為各實施方式的內容前提的課題)
[0056]例如，在處理寬頻帶且高頻的信號的毫米波的通信中，前置碼期間例如短至1.2微秒左右，用於AGC的時間為600納秒左右，所以需要使AGC的收斂時間變短。已知為了使AGC的收斂時間在600納秒左右，需要使高通濾波器(以下稱為『HPF』)的截止頻率為數百MHz。
[0057]在使用了可變電阻(電阻值R)和電容器(靜電容量C)的HPF的結構中(參照圖18)，截止頻率f。由式(1)表示，可變電阻的電阻值R有可能小至數Ι?Ω。圖18是表示VGA的小信號等效電路和HPF的電路結構圖。
[0058]fc = ~~( 1 )
InRC
[0059]在使用了電壓源和輸出阻抗(輸出電阻)R-的VGA的小信號等效電路中(參照圖18)，串聯連接了 VGA和HPF的HPF的輸出電壓Vwt hpf由式⑵表示。在式⑵中，參數Rout表示VGA的輸出阻抗,參數ω表示角頻率,參數V—表示在VGA的輸出端子上無連接元件的VGA的輸出電壓。
【權利要求】
1.接收電路，包括:混頻器，將高頻的接收信號變頻而輸出基帶的接收信號；至少一個VGA，使用規定的增益，放大所述基帶的接收信號；至少一個HPF，在所述放大後的所述接收信號中，阻斷低於第1截止頻率的頻帶的接收信號;ADC，將所述HPF的輸出信號進行AD變換而輸出數字的接收信號；處理器，將所述ADC的輸出信號進行解調；AGC控制單元，在AGC期間內，輸出與對所述VGA設定的所述規定的增益對應的增益碼；以及 VGA增益校正單元，對所述規定的增益進行規定量校正，所述AGC控制單元在所述AGC期間的開始時，將所述HPF的截止頻率設定為比所述第1截止頻率高的第2截止頻率，在所述AGC期間的結束前，將所述HPF的截止頻率設定為所述1截止頻率，所述VGA增益校正單元在所述HPF的截止頻率被設定為所述第2截止頻率後，將所述增益的校正量設定為第1校正量，在所述HPF的截止頻率被設定為所述第1截止頻率後，將所述增益的校正量設定為比所述第1校正量小的第2校正量。
2.如權利要求1所述的接收電路，所述第1校正量和所述第2校正量之差，等於起因於將所述HPF的截止頻率設定到所述第2截止頻率而發生的所述增益的增益下降量。
3.如權利要求1或2所述的接收電路，所述VGA增益校正單元基於來自所述AGC控制單元的校正指示，對確定所述增益的校正量的增益校正碼進行計算，所述接收電路還包括:加法器，將由所述VGA增益校正單元算出的所述增益校正碼和從所述AGC控制單元輸出的所述增益碼相加並輸出到所述至少一個VGA。
4.如權利要求3所述的接收電路，所述VGA增益校正單元將所述增益校正碼，在所述HPF的截止頻率被設定為所述第2截止頻率後設定為確定所述第1校正量的第1增益校正碼，在所述HPF的截止頻率被設定為所述第1截止頻率後設定為確定所述第2校正量的第2增益校正碼。
5.如權利要求4所述的接收電路，所述VGA增益校正單元將起因於所述HPF的截止頻率設定到所述第2截止頻率而發生的所述增益的增益下降量除以每一增益校正碼的所述增益的變化量的平均值所得的值在第一小數位中進行了四捨五入的值，作為所述第1增益校正碼和所述第2增益校正碼之差來計算。
6.如權利要求3到5中任意一項所述的接收電路，還包括:VGA增益控制單元，基於從所述加法器輸出的所述增益調整碼和所述增益碼的相加值，將相同的或不同的增益碼輸出到各個所述VGA。
7.如權利要求1所述的接收電路，所述VGA增益校正單元基於來自所述AGC控制單元的校正指示，對所述至少一個VGA供給偏置電流，所述VGA增益校正單元將所述偏置電流，在所述HPF的截止頻率被設定為所述第2截止頻率後設定為第2偏置電流，在所述HPF的截止頻率被設定為所述第1截止頻率後設定為第1偏置電流。
8.如權利要求7所述的接收電路，與所述AGC期間中供給所述第2偏置電流對應的所述至少一個VGA的增益和與所述接收信號的接收期間中供給所述第1偏置電流對應的所述至少一個VGA的增益相等。
9.如權利要求3到8中任意一項所述的接收電路，所述VGA增益校正單元還包括:VGA增益控制單元，基於從所述加法器輸出的所述增益校正碼和所述增益碼的相加值或從所述AGC控制單元輸出的所述增益碼，對所述至少一個VGA輸出不同的或相同的增益碼。
10.接收機，包括:權利要求1到9中任意一項所述的接收電路；接收所述高頻的接收信號的接收天線；以及生成規定的頻帶的本地信號並`輸出到所述混頻器的本地信號生成器。
【文檔編號】H04B1/16GK103636134SQ201280033083
【公開日】2014年3月12日 申請日期:2012年9月12日 優先權日:2011年9月26日
【發明者】北村遼 申請人:松下電器產業株式會社