提高p阱到n阱的反向擊穿電壓的方法和cmos矽器件的製作方法

2023-11-10 06:28:52 1

專利名稱：提高p阱到n阱的反向擊穿電壓的方法和cmos矽器件的製作方法
技術領域：
本發明涉及微電子領域，尤其涉及一種提高P阱到N阱的反向擊穿電壓的方法和 CMOS矽器件。
背景技術：
隨著CMOS工藝的發展，CMOS集成電路成為集成電路發展的主流，在CMOS工藝的發展過程中，形成了標準CMOS工藝。採用標準CMOS工藝製造的一種CMOS矽器件中，N阱 (N-well)周圍緊鄰著P阱(P-well)。如圖IA所示，為現有技術中CMOS矽器件的平面圖， 如圖IB所示，為現有技術中圖IA所示示意圖沿AA線的剖面圖，該CMOS矽器件包括N阱 11、P阱12和P型矽襯底13，N阱11和P阱12位於P型矽襯底13中，N阱11周圍緊鄰著 P阱12，N阱11中具有N+注入區111，通過N+注入區111給N阱施加高電壓，P阱12中具有P+注入區121，通過P+注入區121將P阱12連接到地。對於0. 18um工藝節點而言，如果給N阱11中的N+注入區111施加超過14V的高電壓，P阱12和N阱11形成的二極體就會被擊穿，也就是說，P阱12和N阱11所形成的二極體的反向擊穿電壓只有14V左右。

發明內容
本發明提供一種提高P阱到N阱的反向擊穿電壓的方法和CMOS矽器件，用以實現在標準CMOS工藝下，提高P阱到N阱的反向擊穿電壓。本發明提供一種提高P阱到N阱的反向擊穿電壓的方法，包括提供一 P型矽襯底；在所述P型矽襯底中形成N阱和P講，所述N阱和P阱由所述P型矽襯底隔離；在所述N阱中形成N+注入區，在所述P阱中形成P+注入區。本發明還提供一種CMOS矽器件，包括P型矽襯底；P阱，位於所述P型矽襯底中，所述P阱中具有P+注入區；N阱，位於所述P型矽襯底中，所述N阱和所述P阱由所述P型矽襯底隔離，所述N 阱中具有N+注入區。在本發明中，由於在N阱周圍都是P型矽襯底，而P型矽襯底的載流子濃度比P阱的載流子濃度低幾個數量級，所以P阱到N阱的反向擊穿電壓就被提高了。


圖IA為現有技術中CMOS矽器件的平面圖；圖IB為現有技術中圖IA所示示意圖沿AA線的剖面圖；圖2A為本發明CMOS矽器件第一實施例的平面圖；圖2B為本發明CMOS矽器件第一實施例中圖2A所示平面圖沿BB線的剖面4
圖3為本發明CMOS矽器件第二實施例中PMOS管的平面圖；圖4為本發明CMOS矽器件第二實施例中圖3所示示意圖沿CC線的剖面圖；圖5為本發明提高P阱到N阱的反向擊穿電壓的方法第一實施例的流程示意圖；圖6為本發明提高P阱到N阱的反向擊穿電壓的方法第二實施例的流程示意圖。
具體實施例方式下面結合說明書附圖和具體實施方式
對本發明作進一步的描述。CMOS矽器件第一實施例如圖2A所示，為本發明CMOS矽器件第一實施例的平面圖，如圖2B所示，為本發明 CMOS矽器件第一實施例中圖2A所示平面圖沿BB線的剖面圖，該CMOS矽器件可以包括N阱 11、P阱12和P型矽襯底13。其中，N阱11和P阱12位於P型矽襯底13中，N阱11和P 阱12由P型矽襯底13隔開，N阱11中具有N+注入區111，P阱12中具有P+注入區121。在本實施例中，由於在N阱11周圍都是P型矽襯底13，而P型矽襯底13的載流子濃度比P阱12的載流子濃度低幾個數量級，所以P阱12到N阱11的反向擊穿電壓就被提尚了。CMOS矽器件第二實施例與上一實施例的不同之處在於，為了進一步地改善性能，N阱11和P阱12之間的距離Wp滿足如下關係
權利要求
1.一種提高P阱到N阱的反向擊穿電壓的方法，其特徵在於，包括 提供一 P型矽襯底；在所述P型矽襯底中形成N阱和P阱，所述N阱和P阱由所述P型矽襯底隔離； 在所述N阱中形成N+注入區，在所述P阱中形成P+注入區。
2.根據權利要求1所述的方法，其特徵在於，所述在所述P型矽襯底上形成隔離的N阱和P阱包括在所述P型矽襯底中形成N阱； 在所述N阱周圍劃出隔離帶；在所述P型矽襯底中形成P阱，所述隔離帶隔離所述N阱和所述P阱。
3.根據權利要求1所述的方法，其特徵在於，所述N阱和所述P阱之間的距離WP按照如下公式計算
4.根據權利要求1-3任一所述的方法，其特徵在於，所述在所述N阱中形成N+注入區， 在所述P阱中形成P+注入區之前還包括在所述N阱上形成多晶矽柵；所述在所述N阱上形成多晶矽柵之後還包括在所述N阱中形成兩個P+注入區，所述多晶矽柵位於所述兩個P+注入區之間。
5.根據權利要求4所述的方法，其特徵在於，所述N阱中的P+注入區與所述N阱的邊緣之間的距離Wn2按照如下公式計算
6.一種CMOS矽器件，其特徵在於，包括 P型矽襯底；P阱，位於所述P型矽襯底中，所述P阱中具有P+注入區；N阱，位於所述P型矽襯底中，所述N阱和所述P阱由所述P型矽襯底隔離，所述N阱中具有N+注入區。
7.根據權利要求6所述的CMOS矽器件，其特徵在於，所述N阱和所述P阱之間的距離 Wp滿足如下關係
8.根據權利要求6或7所述的CMOS矽器件，其特徵在於，所述N阱中還具有兩個P+注入區，所述N阱上具有一個多晶矽柵，所述多晶矽柵位於所述兩個P+注入區之間。
9.根據權利要求8所述的CMOS矽器件，其特徵在於，所述N阱中的P+注入區與所述N 阱的邊緣之間的距離Wn2滿足如下關係
全文摘要
本發明涉及一種提高P阱到N阱的反向擊穿電壓的方法和CMOS矽器件。所述CMOS矽器件，包括P型矽襯底；P阱，位於所述P型矽襯底中，所述P阱中具有P+注入區；N阱，位於所述P型矽襯底中，所述N阱和所述P阱由所述P型矽襯底隔離，所述N阱中具有N+注入區。所述方法包括提供一P型矽襯底；在所述P型矽襯底中形成N阱和P阱，所述N阱和P阱由所述P型矽襯底隔離；在所述N阱中形成N+注入區，在所述P阱中形成P+注入區。本發明可以在標準CMOS工藝下，提高P阱到N阱的反向擊穿電壓。
文檔編號H01L29/78GK102201342SQ20111007611
公開日2011年9月28日 申請日期2011年3月29日 優先權日2011年3月29日
發明者劉忠志, 向毅海, 曹靖, 白蓉蓉 申請人:北京昆騰微電子有限公司