通過內插生成非偏斜互補信號的方法和設備的製作方法
2023-05-01 05:56:21
專利名稱：通過內插生成非偏斜互補信號的方法和設備的製作方法
技術領域：
本發明一般涉及數字電路，更具體地，涉及互補狀態(complementary state)的同步數位訊號的生成。
背景技術：
在計算機和通信系統內數字系統的普及需要質量數位訊號同步，無論它在集成電路處理器內，在個人計算機或伺服器的總線系統上，或者在無線設備的發送或接收器系統內。隨著數位訊號的頻率已經增加到GHz範圍，同步的重要性也顯著地增加。這種同步的一個重要方面在於，不僅在分配處理中而且在信號的電路實現中在諸如系統時鐘信號等信號內對偏斜(skew)的管理。當必需數位訊號的互補形式時，出現偏斜問題的具體例子，即信號及其互補之間具有最小相對偏斜。
已經通過現有技術中的不同技術解決了根據單個相位輸入信號生成在相位上間隔180度的兩個互補信號。一種公知的技術使用驅動匹配電容器的多個反相器串，這需要使用具有電晶體場的精確門電平匹配和電容設備的匹配的設計，從而最小化信號互補形式之間的信號偏斜。這種技術對通常與集成電路設備的製造相關的製造工藝變化非常敏感，這些變化將隨著設備型號的縮小而增加。另一種公知技術使用XOR門，但是同樣需要不同集成電路設備的門電平匹配，並且對相對於電源電壓和接地輸入的不對稱性以及上述製造工藝變化敏感。在US專利6466074中描述了另一種技術，其中通過不同集成電路設備的尺寸調整和放置來小心地管理迴轉控制。在美國專利4456837、4987324和5568081中描述潛在可應用於傾斜管理和互補信號生成的迴轉控制的其它實施方式。在美國專利6384658中描述了用於生成互補信號的另一種技術，其中同樣是進行設備和布局匹配，劃分時鐘信號，以尋求生成反相時鐘信號。在美國專利5047659中描述了使用邏輯門來生成數字輸入的互補輸出信號，但是使用門延遲的實際情況必需匹配不同的設備，因而變得對製造工藝變化敏感。
對於現在經常遇到的GHz頻率上的信號，在數字電路中使用信號和它們的互補的盛行(通常是定時信號)需要簡單構造的電路配置，它採用數字輸入信號，並生成具有最小偏斜的信號互補對，它由有源集成電路設備組成，所述有源集成電路設備可以使用具有可調整能力的相對匹配特性來製造(如果應用環境需要)。
發明內容
通過本發明的設備和方法，使用反相器和源於反相器的內插器，實現偏斜最小且對製造工藝變化敏感性最小的互補數位訊號的生成。
在一種形式中，通過一種方法實現本發明，其中通過延遲的第一增量反相(invert)和延遲數字輸入信號，並同等地提供給內插器的兩個輸入以在內插器的輸出上生成數字輸入信號的互補形式。根據該方法，通過使用反相器生成另一個互補輸出信號以處理反相和延遲的數位訊號，並引入第二相應增量延遲和作為一個輸入將這個結果提供給另一個內插器，同時使數字輸入信號自身用作這個第二內插器的第二輸入。第一內插器生成具有所定義的多增量延遲的數字輸入信號的反相信號，第二內插器重新生成具有相應多增量延遲的原始數位訊號。
在本發明的設備形式中，將數字輸入信號提供給反相器，其輸出是通過增量延遲並連接到第一內插器的兩個輸入的數字輸入信號。第一內插器的輸出是通過與內插器延遲組合的反相器的增量延遲而延遲的數位訊號的互補信號。
將第一反相器的輸出，即通過一個增量反相和延遲的數字輸入信號，提供給第二匹配反相器，以在第二反相器的輸出上生成延遲兩個增量的數字輸入信號。第二內插器作為一個輸入接收第二反相器的輸出，並作為其第二輸入接收原始數位訊號。第二內插器的輸出是延遲內插器產生的增量和由第二反相器生成的延遲的一半的輸入數位訊號的非互補形式。結果是匹配增量延遲。
根據下文對如附圖所示的本發明實施例的更詳細的描述，本發明的上述和其它目的、特徵和優點將變得顯而易見。
圖1是數字系統的示意方框圖，該數字系統常規地使用相互之間具有最小偏斜的信號及其互補以實現數據處理和無線通信。
圖2是用於實現數位訊號的互補生成的電路的示意圖。
圖3是圖示內插器功能的示意圖。
圖4是內插器反相器單元的各種形式的示意圖。
圖5是內插器中的固定型號反相器的示意圖。
圖6是圖示使用可變電阻功能調整內插器操作的示意圖。
圖7是圖示使用電壓偏置以調整內插器操作的示意圖。
具體實施例方式
在下文的描述中，闡述多個細節，例如具體的電路單元和門等以提供對本發明的完整理解。然而，對於本領域的技術人員來說，在沒有這些具體細節，而使用用於實現相同功能的硬體或軟體的情況下，顯然也可以實現本發明。已經省略了一些細節，因為這些細節不是獲得對本發明的完整理解所必需的，並在本領域普通技術人員的能力範圍之內。
現在參考附圖，其中所圖示的單元沒有必要按比例圖示，其中在各幅圖中可以用相同的參考數字描述相同或類似的單元。圖1圖示在其中可以實現本發明的環境的系統級圖，具體而言，處理數字格式信號的典型功能單元。如圖1所示，系統1圖示具有通過超高速緩存器4耦合到系統總線6的一對數字處理器2和3的個人計算機或伺服器，該系統總線6還耦合到非易失性主存儲器7。將系統總線6圖示為通過橋8連接到I/O總線9，它通常具有與之連接的各種I/O設備11和外部通信接口12。如圖所示，外部通信接口12通過公知的射頻技術將無線通信直接或間接地提供給個人數字助理13和電話機14。在整個系統內和在圖1所示的每個功能單元內生成、處理和分配周期數位訊號，不管它們以數據、地址、控制或時鐘同步信號的形式。儘管目前這些系統和功能設備通用GHz頻率，但是這種數位訊號的存在通常還是需要生成具有最小失真和偏斜的這種信號的互補對。
根據本發明的方法和設備，可以通過功能上如圖2所示的電路的實施來生成數位訊號的互補和同步形式。如圖所示，互補信號生成器21在節點22上以數字格式時間可變信號X(t)的形式接收輸入，並在節點23和24上提供互補輸出，該輸出具有在時間上通過匹配3Δ的增量延遲一個時間的最小相對偏斜。如圖2中所實施的，該電路包括反相器26，它在其輸入上接收信號X(t)，並在其輸出上生成延遲時間增量Δ的信號的互補信號。隨後，通過反相器27反相反相器26的輸出以提供延遲2Δ的輸出X(t)。A時間增量表示因為匹配反相器26和27導致的信號反相時間延遲。將反相器26的輸出即延遲Δ的X(t)的互補信號從公共節點28提供給內插器29的兩個輸入。設計和製造成匹配內插器29的內插器25作為它的兩個輸入接收原始數位訊號X(t)和以延遲2Δ的X(t)的形式的反相器27的輸出。內插器29的輸出是延遲3Δ的X(t)的互補，而內插器25的輸出是同樣延遲3Δ的數位訊號X(t)。如所實施的，內插器25和29在功能上引入了2Δ的匹配延遲，由於它們的實施涉及匹配反相器26和27的並行連接和級聯級的反相器。內插器25和29可被設計成引入其它量值的延遲，因此將數位訊號延遲除了3Δ之外的量值，同時將本發明的實施允許到匹配內插器25和29的這種貢獻的程度。注意到在節點23和24上的電路21的輸出是兩個同步但是180度反相的信號。
圖3圖示如圖2中第一個所示的一個內插器25A配置的輸入和輸出信號波形操作。注意到數字輸入信號A和B表示數位訊號A和同一數位訊號的時間延遲形式B。在內插器25A OUT上的輸出是數位訊號，它在本實施例中在A信號的上升和B信號的下降之間的時間中點上從低電平變換成高電平。
將時間延遲劃分成兩個相等部分，如參考在節點C上的信號所示，這是由於節點信號C在延遲間隔的過程中通過輸出反相器33的切換點的轉變的緣故。由內插器25A執行的數位訊號A和B之間時間延遲的平衡劃分是由於在反相器31和32的大小上的匹配，反相器33的大小的相應加倍，和將位於電源電壓和接地之間中點上的反相器33的切換閾值的選擇。這些細化內容是用於集成電路設備的標準設計參數，並且當在集成電路晶片上在物理鄰近範圍內製造設備31、32和33時被輕易地實現。
製造的鄰近性和匹配尺寸同樣應用於如圖2所示的反相器26和27，因而匹配反相器26和27引起的任何延遲。
圖4圖示用於諸如圖3的31/32的反相器的三個場效應電晶體的實施例。研究發現通過使用這種反相器的低增益配置，能夠最小化集成電路製造工藝靈敏度。
圖5圖示圖3的反相器33的實施例，其中如圖4所示的反相器31和32的關鍵區別在於反相器33在尺寸上兩倍於每個單個反相器31或32的驅動容量。如圖5所示，場效應電晶體實施方式可能涉及反相器級的並行連接，如在反相器31或32中使用的，或者可以使用結構上更大的電晶體來提供尺寸縮放。除了尺寸縮放以匹配反相器33的速度和驅動能力與並行連接反相器31和32的組合之外，另一個目的是確保在反相器33內的電晶體的切換閾值定位在電源電壓和接地之間的中點上。場效應電晶體反相器的並行連接圖示在51上，而較大電晶體尺寸的實施方式在概念上圖示在52上。
圖6示意地圖示內插器的其它實施例，例如圖2中的25和29。如圖6所示，在反相器63和64之間的路徑中引入可變電阻61和62。隨著電阻61和62的有效值改變，當反相器63和64在相反的輸出狀態上時，節點C上的電壓上移或下移。這樣，當節點C的定時達到輸出的切換閾值時，反相器66可以在幅度上偏移，從而在時間上偏移。這種偏移切換時間和相應地偏移波形A和B之間間隔的劃分的能力用陰影圖示在與OUT對應的波形內。可以將可變電阻61/62實施為可熔設備或電子可選擇幅度，如用分別響應於選擇信號的並行連接通過場效應電晶體67所表示的。
圖7圖示另一個實施例，藉助該實施例，可以通過使節點C達到反相器71的切換閾值的時間可變來調整內插器的操作。如圖所示，使用控制電壓Vc偏置反相器73內的電晶體72以加速或延遲輸出反相器71切換的時間。再次用信號OUT的陰影表示在延遲中的調整範圍。如圖7所示的對控制切換的偏置的使用相應地可應用於在內插器的反相器71、73和74的那些電晶體。
如先前指出的，本發明尤其適合於處理周期數位訊號，例如方波時鐘信號，從而生成具有最小偏斜的信號的互補形式。與本發明實施例相關的有限數量的組件(如圖2所示)以及在集成電路上在鄰近範圍內製造這些設備從而獲得有源設備匹配的優點的能力，使得本發明在很高的頻率上特別有價值和非常可用。諸如反相器26和27等功能設備源於現有技術中的可擴展經驗，它們可隨時修正以進行匹配，從而提供相應時間延遲Δ，並且諸如25和29等內插器可類似地匹配，這些都給本發明提供了到目前為止對於互補數位訊號生成器不能獲得的高度靈活性。
雖然已經參考其優選實施例具體圖示和描述了本發明，本領域的技術人員將理解在不脫離本發明的精神和範圍的情況下，可以在其中進行具體的形式上的上述和其它改變。
權利要求
1.一種互補數位訊號生成器，包括數位訊號源；用於生成延遲第一增量的數位訊號的反相信號的裝置，耦合到數位訊號源；用於生成延遲第二增量的數位訊號的裝置，該第二增量標稱上是第一增量的兩倍，耦合到用於生成延遲第一增量的數位訊號的反相信號的裝置；將延遲第一增量的數位訊號的反相信號耦合到第一內插器的第一和第二輸入，以生成延遲第三增量的數位訊號的反相信號；和將延遲第二增量的數位訊號和該數位訊號耦合到第二內插器的相應第一和第二輸入，以生成延遲第三增量的數位訊號。
2.權利要求1的設備，其中數位訊號是方波。
3.權利要求2的設備，其中數位訊號是時鐘信號。
4.權利要求1的設備，其中用於生成延遲第一增量的數位訊號的反相信號的裝置是第一反相器。
5.權利要求4的設備，其中用於生成延遲第二增量的數位訊號的裝置是耦合到第一反相器的第二反相器。
6.權利要求5的設備，其中第一和第二反相器是集成電路設備。
7.權利要求6的設備，其中所述集成電路設備在功能上匹配。
8.權利要求7的設備，其中所述集成電路設備在同一集成電路晶片上相互鄰近。
9.權利要求1的設備，其中第一和第二內插器在功能上匹配。
10.權利要求9的設備，其中第一和第二內插器是集成電路設備。
11.權利要求9的設備，其中第一和第二內插器分別包括多個反相器。
12.權利要求11的設備，其中多個反相器是集成電路設備。
13.權利要求12的設備，其中所述集成電路設備在同一集成電路晶片上相互鄰近。
14.權利要求9的設備，其中第一和第二內插器分別具有第一和第二內插器輸入反相器，耦合到所接收的相應第一和第二輸入，並且共同驅動一定大小的輸出反相器電路。
15.權利要求14的設備，其中一定大小的輸出反相器電路具有在標稱上是第一和第二內插器輸入反相器的驅動能力的兩倍的驅動能力。
16.權利要求15的設備，其中第一和第二內插器輸入反相器和一定大小的輸出反相器電路在公共集成電路晶片上相互鄰近。
17.權利要求5的設備，其中第一反相器、第二反相器、第一內插器輸入反相器、第二內插器輸入反相器和一定大小的輸出反相器在功能上匹配。
18.權利要求17的設備，其中第一反相器、第二反相器、第一內插器輸入反相器、第二內插器輸入反相器和一定大小的輸出反相器電路在公共集成電路晶片相互鄰近。
19.一種數字處理系統，包括耦合以將同步信號分配給多個功能單元的同步信號源；用於在與該同步信號同步的第一功能單元內生成數位訊號的信源；用於生成延遲第一增量的數位訊號的反相信號的裝置，耦合到數位訊號源；用於生成延遲第二增量的數位訊號的裝置，該第二增量標稱上是第一增量的兩倍，耦合到用於生成延遲第一增量的數位訊號的反相信號的裝置；將延遲第一增量的數位訊號的反相信號耦合到第一內插器的第一和第二輸入，以生成延遲第三增量的數位訊號的反相信號；和將延遲第二增量的數位訊號和該數位訊號耦合到第二內插器的相應第一和第二輸入，以生成延遲第三增量的數位訊號。
20.權利要求19的系統，其中數位訊號是方波。
21.權利要求20的系統，其中數位訊號是時鐘信號。
22.權利要求19的系統，其中用於生成延遲第一增量的數位訊號的反相信號的裝置是第一反相器。
23.權利要求22的系統，其中用於生成延遲第二增量的數位訊號的裝置是耦合到第一反相器的第二反相器。
24.權利要求19的系統，其中第一和第二內插器在功能上匹配。
25.一種用於生成互補數位訊號的方法，包括步驟生成延遲第一增量的數位訊號的反相信號；生成延遲第二增量的數位訊號，該第二增量標稱上是第一增量的兩倍；將延遲第一增量的數位訊號的反相信號耦合到第一內插器的第一和第二輸入，以生成延遲第三增量的數位訊號的反相信號；和將延遲第二增量的數位訊號和該數位訊號耦合到第二內插器的相應第一和第二輸入，以生成延遲第三增量的數位訊號。
26.權利要求25的方法，其中數位訊號是方波。
27.權利要求26的方法，其中數位訊號是時鐘信號。
全文摘要
一種互補數位訊號生成器電路和方法接收周期數位訊號作為輸入，在輸出上生成數位訊號的互補形式。由反相器和內插器處理所述數位訊號。將反相和第一延遲形式的原始數位訊號提供給第一內插器的兩個輸入，從而在內插器的輸出上生成延遲第一延遲和通過內插器引入的延遲的數位訊號的互補信號。反相該反相和第一延遲數位訊號，通過第二匹配反相器第二次延遲，並作為輸入提供給第二內插器。第二內插器的第二輸入是原始數位訊號。第二內插器的輸出是延遲第一延遲和通過第二內插器引入的延遲的相應組合的數位訊號。當匹配第一和第二內插器時，以第一和第二反相器的方式，兩個內插器輸出提供基本上無偏斜且匹配延遲增量的數位訊號及其互補信號。
文檔編號H03K19/08GK1773857SQ20051008947
公開日2006年5月17日 申請日期2005年8月15日 優先權日2004年11月12日
發明者尤安-安東尼奧·卡巴羅, 法第·西克馬特·格巴拉 申請人:國際商業機器公司