電晶體及其製造方法以及功率轉換系統的製作方法
2023-05-01 03:15:51
專利名稱：電晶體及其製造方法以及功率轉換系統的製作方法
技術領域：
本發明涉及一種半導體器件，特別是涉及一種電晶體及其製造方法，以及功率轉換系統。
背景技術：
在過去的幾十年間，在應用領域中，半導體器件，如功率金屬氧化物半導體場效應電晶體(Metal Oxide Semiconductor Field Effect Transistor,簡稱 MOSFET)逐漸成為熱門。功率MOSFET通常包括多晶矽層，例如可以將多晶矽用作功率MOSFET的柵極或者柵極流道。功率MOSFET有兩種結構，包括豎向擴散MOSFET (Vertical Diffused M0SFET，簡稱 VDM0SFET)和溝槽MOSFET。因平面技術的開發，VDM0SFET的開發和使用開始於20世紀70年代中期。到20世紀80年代後期,採用了動態隨機存取存儲器(Dynamic Random AccessMemory,簡稱DRAM)溝槽技術的溝槽MOSFET開始進入功率MOSFET市場，這種溝槽MOSFET改善了功率MOSFET的漏極和源極之間的特定導通電阻(the Specific On Resistance,簡稱RDS0N)，使溝槽MOSFET具有更好的性能。傳統溝槽MOSFET的掩模板一般為方形開口結構，圖Ia為傳統溝槽M0SFET10的俯視圖，圖Ib所示為沿著圖Ia中虛線A-A所截的傳統溝槽M0SFET10的截面圖。圖Ib結合圖Ia描述，溝槽M0SFET10包括在外延層14上刻蝕進給定深度的溝槽12，由柵氧化層16和多晶矽18所形成的柵電極，在溝槽陣列之間的方形臺面區24，以及為終端用戶沉積並圖案化的層間介電層、金屬層和鈍化層。其中N+(即N型重摻雜，簡稱N+)源極20和P+(即P型重摻雜，簡稱P+)接觸口 22沉積或注入方形臺面區24。溝槽MOSFET的上部區域26形成覆蓋層28。然而，由於傳統溝槽MOSFET結構的壓力和曲率較大，使其截止電壓(blockageVoltage)或擊穿電壓(breakdown voltage)限制在600V以下。同時，由於二極體的正曲率摻雜輪廓使溝槽MOSFET內的電場強度變強，而強電場又會引起截止電壓或擊穿電壓的降低。此外，溝槽MOSFET的結構除了對擊穿電壓的影響，其閾值電壓和RDSON也很難進一步降低，無法滿足半導體技術的更新和其尺寸的日益減小的需求。
發明內容
本發明要解決的技術問題在於提供一種電晶體及其製造方法和功率轉換系統，該電晶體具有較高的擊穿電壓，較低的RDSON和閾值電壓。為解決上述問題，本發明公開了一種電晶體，所述電晶體包括外延層；以及至少一個溝槽，其中所述溝槽的橫截面為圓形，所述溝槽包括由所述外延層確定的溝槽表面、積澱在所述溝槽表面的柵氧化層、以及積澱在所述溝槽內的柵導通區。本發明還提供一種功率轉換系統，所述功率轉換系統包括至少一個開關，所述開關包括電晶體，所述電晶體包括外延層和至少一個溝槽，其中所述溝槽的橫截面為圓形，所述溝槽包括由所述外延層確定的溝槽表面、積澱在所述溝槽表面的柵氧化層、以及積澱在所述溝槽內的柵導通區。本發明還提供了一種電晶體的製造方法，所述電晶體的製造方法包括在襯底上生長外延層；在所述外延層上積澱氧化層；在所述氧化層上塗敷光刻膠並圖案化所述光刻膠；刻蝕所述氧化層和所述外延層以形成至少一個橫截面為圓形的溝槽，其中所述溝槽的表面由所述外延層確定；在所述溝槽表面生長第二氧化層；以及在所述至少一個溝槽內形成柵導通區。採用本發明的電晶體及其製造方法，可以有效地提高電晶體的擊穿電壓，降低電晶體的閾值電壓和RDS0N，同時本發明的電晶體有更高的封裝密度，可縮小器件的尺寸。
以下通過對本發明的一些實施例結合其附圖的描述，可以進一步理解本發明的目的、具體結構特徵和優點。圖Ia為傳統溝槽MOSFET的俯視圖；圖Ib所示為沿著圖Ia中虛線A-A所截的傳統溝槽MOSFET的截面圖；圖2a所示為根據本發明一實施例的圓形溝槽MOSFET的俯視圖；圖2b所示為根據本發明一實施例的沿著圖2a中虛線B-B所截的圓形溝槽MOSFET的截面圖；圖3至圖7所示為根據本發明一實施例的圓形溝槽MOSFET的製造工序截面圖；圖8a所示為根據本發明一實施例的沿圖7中的虛線C-C所截的包含鎢插槽和源極襯墊的截面圖；圖Sb所示為根據本發明另一實施例的沿圖7中的虛線C-C所截的包含鎢插槽和源極襯墊的截面圖；圖9a所示為根據本發明一實施例的沿著圖7中虛線C-C所截的截面圖中靠近柵極襯墊區域的示意圖；圖9b所示為根據本發明另一實施例的沿著圖7中虛線C-C所截的截面圖中靠近柵極襯墊區域的示意圖；圖10至圖12所示為根據本發明另一實施例的圓形溝槽MOSFET的製造工序截面圖；圖13所示為根據本發明另一實施例的沿圖12中虛線D-D所截的包含鎢插槽和源極襯墊的截面圖；圖14所示為根據本發明另一實施例的沿著圖12中虛線D-D所截的截面圖中靠近柵極襯墊區域的示意圖；圖15a所示為根據本發明一實施例的圓形溝槽MOSFET添加鎢插槽後的俯視圖；圖15b所示為根據本發明一實施例的圓形溝槽MOSFET在形成金屬化圖案後的俯視圖；圖15c所示為傳統溝槽MOSFET的結構圖；圖16所示為根據本發明一實施例的功率轉換系統的框圖；圖17所示為根據本發明一實施例的絕緣柵雙極電晶體(insulated gate bipolartransistor,簡稱IGBT)的不意圖；圖18a、圖18b和圖18c所示為根據本發明一實施例的圓形溝槽MOSFET的製造方法流程圖；圖19a、圖19b和圖19c所示為根據本發明另一實施例的圓形溝槽MOSFET的製造方法流程圖。
具體實施例方式以下將對本發明的實施例給出詳細的參考。儘管本發明通過這些實施方式進行闡述和說明，但需要注意的是本發明並不僅僅只局限於這些實施方式。相反，本發明涵蓋所附權利要求所定義的發明精神和發明範圍內的所有替代物、變體和等同物。
具體實施方式
中部分由計算機內存的程序、邏輯塊、處理和其他操作符號表示。這些闡述和表示應理解為更有效地為本領域技術人員所理解的數據處理的術語。在本發明 中，程序、邏輯塊、過程等旨在產生理想結果而形成的步驟或指令的自適應次序。這些步驟需要物理數量的物理處理。通常，雖然未必需要這些數據，這些數量形成計算機系統中可以存儲、傳送、合併、比較和其他處理模式的電子信號或電磁信號。然而，應該理解為所有這些相類的術語對應相應的物理數量，且為這些數量的簡易標記。除非特別說明，否則如下列描述，本發明中使用如「塗」、「積澱」、「刻蝕」、「加工」、「矽化」、「注入」、「金屬化」、「鈦化」等術語的描述意為計算機系統或與其類似的電子計算裝置的動作和過程。該計算機系統或與其類似的電子計算裝置對如計算機系統寄存器和內存中的物理(電子)數量的數據進行操作，使其轉換成計算機系統內存或寄存器或其它類似的信息存儲、轉換或顯示裝置中的其他類似於物理數量的數據。此外，在以下對本發明的詳細描述中，為了提供針對本發明的完全的理解，闡明了大量的具體細節。然而，本領域技術人員將理解，沒有這些具體細節，本發明同樣可以實施。在另外的一些實施例中，對於大家熟知的方案、流程、兀件和電路未作詳細描述，以便於凸顯本發明的主旨。在一個實施例中，本發明公開了一種MOSFET。這種MOSFET包括具有圓形溝槽開口的柵極溝槽，橫截面為圓形的溝槽也可簡稱為圓形溝槽。其中多個溝槽可以共享一個P型重摻雜(P+)接觸口。圖2a所示為根據本發明一實施例的圓形溝槽M0SFET200的俯視圖。圓形溝槽M0SFET200包括四個溝槽，其中這四個溝槽212共享一個P+接觸口 222。與一個P+接觸口 222相關聯的溝槽的數目可以比4個多，也可以比4個少。在一些實施例中，根據連續切換(Uninterrupted Switching,簡稱UIS)電流或雪崩擊穿電流的要求,溝槽的數量與接觸口的數量的比例在I : I到6 I的範圍內，例如4 I或5 I。圖2b所示為根據本發明一實施例的沿著圖2a中虛線B-B所截的圓形溝槽M0SFET200的截面圖。溝槽212形成在外延層214中，柵氧化層216和柵導通區218形成在溝槽212內。外延層214中的一定深度範圍內注入P型摻雜物以形成P阱224。圓形溝槽M0SFET200的上部區域220的區域226注入N型摻雜物，使N型摻雜物部分或完全包圍P+接觸口 222和/或溝槽212。溝槽212的橫截面為圓形，這意味著從上部區域220俯視溝槽212，該溝槽212為圓形。覆蓋層228完全或部分覆蓋溝槽212。圖3到圖7所示分別為根據本發明一實施例的圓形溝槽MOSFET的製造工序截面圖。圖3到圖7所示的製造工序僅供示意，並不限於此。圖3中，在M0SFET300的半導體襯底302，例如N型重摻雜(N+)襯底上生長外延層304，其中N型摻雜物可以包括砷或紅磷。在外延層304上生長較硬的掩模氧化層306，該掩模氧化層306可以包括熱Si02或低溫氧化物。掩模氧化層306的硬度比光刻膠308的硬度大。將光刻膠308塗在掩模氧化層306上，通過光刻工藝，選擇性地固化或去除某些部分從而對掩模氧化層306進行圖案化。刻蝕掩模氧化層306和外延層304，移除部分掩模氧化層306和外延層304從而在外延層304和掩模氧化層306內形成多個溝槽312。每個溝槽312的橫截面都是圓形的。這樣，從M0SFET300的頂部俯視溝槽312時，可看出溝槽312的幾何形狀為圓形。刻蝕工藝可以採用光刻或者等離子體刻蝕。但用於刻蝕掩模氧化層306的等離子體和刻蝕外延層304的等離子體是不同的。刻蝕後，去除光刻膠308，清潔和乾燥M0SFET300。圖4所示的M0SFET400中，犧牲氧化物414生長在掩模氧化層406的內表面、矽臺 面和溝槽412的側壁上。在一些實施例中，犧牲氧化物414可以包括矽氧化物。然後刻蝕犧牲氧化物414,可通過緩衝氧化蝕刻液(Buffered Oxide Etchant,簡稱B0E)進行刻蝕，以去除表面缺陷。圖5所示的M0SFET500中，柵氧化層516生長在通過外延層確定的溝槽512的表面上。在一些實施例中，在犧牲氧化物刻蝕後，柵氧化層516熱生長。積澱柵導通材料從而在溝槽512內形成柵導通區518。柵導通材料可以選自多晶矽、鎢(W)、鍺(Ge)、氮化鎵(GaN)和碳化矽(SiC)。將柵導通區518刻蝕至矽臺面514的端點，即當達到矽臺面514的上表面時，停止柵導通材料的刻蝕。繼續刻蝕柵導通區518，從而在溝槽512內形成凹槽。圖6所示的M0SFET600中，在溝槽612周圍形成P阱624，其中P阱624的構造由終端工藝設計決定。通過注入一種或多種P型摻雜物(例如硼)，並使P型摻雜物注入至外延層604的指定深度或外延層604的表面以下的一定深度範圍內以形成P阱。然後，在熔爐內進行退火。退火結束後，施加圖案化的光刻膠，並根據該圖案化的光刻膠層將N型摻雜物(例如砷)注入外延層604以形成N型重摻雜(N+)層626。N+層626形成於P阱624之上,靠近外延層604的上表面,然後去除光刻膠。積澱低溫氧化物(Low TemperatureOxide,簡稱 LT0)和硼憐娃玻璃(Boron-Phosphorus-Silicate Glass,簡稱 BPSG)以在外延層604內的N+層626之上形成覆蓋層628。在一個實施例中，先積澱LT0，再積澱BPSG。其中LTO可以為矽氧化物。對LTO和BPSG形成的覆蓋層628進行圖案化，再向外延層604注入P型摻雜物，例如硼，並退火以形成P+接觸口 630。圖7和圖8所示分別為根據本發明實施例的正面雙金屬系統層的製造工序。圖7所示的M0SFEI700中，正面雙金屬系統層包括積澱在覆蓋層728上的鎢插槽(W-plug)、底層金屬、層間介電材料(Interlayer Dielectric,簡稱ILD)和頂層金屬。該正面雙金屬系統層可包括用於形成柵電極的底層金屬，該底層金屬可包括柵極流道740a、柵極流道740b、柵極流道740c和柵極流道740d，該柵極流道740a、柵極流道740b、柵極流道740c和柵極流道740d用於將柵導通區718連接至柵極襯墊(圖7中未示出)，正面雙金屬系統層還包括頂層金屬，用於將P+接觸口 730連接至源極襯墊(圖7中未示出)。漏極金屬746形成在襯底702的與外延層704相對的表面上。漏極金屬可以包括鈦、鎳、金或其合金，且不限於此。漏極金屬也可以稱為背面金屬層。
圖8a所示為根據本發明一實施例沿圖7中的虛線C_C線所截的M0SFET800a截面圖。如圖8a所示,利用鶴插槽技術,積澱鶴並對鶴進行化學機械研磨(Chemical MechanicalPolish,簡稱CMP)以形成插槽850a、插槽850b和插槽851，其中插槽850a和插槽850b用於將柵導通區818連接至柵極流道842a和柵極流道842b，插槽851用於將P+接觸口 832連接至源極襯墊852。具體而言，刻蝕接觸孔，然後在接觸孔內積澱鎢以形成鎢插槽。利用研磨漿和拋光墊對鎢進行化學機械拋光以去除多餘的鎢，然後積澱用於形成柵極流道842a和柵極流道842b的底層金屬。圖8b為根據本發明另一實施例的沿圖7中的虛線C-C線所截的M0SFET800b截面圖。如圖8b所示,利用鶴插槽技術,積澱鶴並對鶴進行化學機械研磨(Chemical MechanicalPolish,簡稱CMP)以形成插槽850a、插槽850b、插槽850c。其中插槽850a和插槽850b用於將柵導通區818連接至柵極流道842a和柵極流道842b，插槽850c用於將P+接觸
832連接至柵極流道842c。柵極流道842c再通過插槽851連接至源極襯墊852，其中插槽851同樣利用鎢插槽技術形成。在圖8a和圖8b所不的實施例中，積澱完底層金屬後，積澱和圖案化層間介電材料854，積澱和圖案化頂層金屬層以形成源極襯墊852。MOSFET的源極包括P+接觸口和鎢插槽，以及用於與外界接觸的源極襯墊。最後在柵、源區域積澱和圖案化鈍化層，以完成正面的工序。MOSFET需限制在一定的厚度內以減小RDSON和提高散熱能力。隨後，濺鍍背面金屬層以形成漏極，以完成整個溝槽MOSFET的製造工序。圖9a所示為本發明一實施例的沿著圖7中C_C線所截的M0SFET900a的截面圖中靠近柵極襯墊區域的示意圖。如圖9a所示，利用如上所述的鎢插槽技術，積澱鎢以形成鎢插槽950a和鎢插槽950b，從而將柵導通區918連接至柵極流道942a、柵極流道942b。此外，同樣利用鎢插槽技術，積澱鎢以形成鎢插槽951a，用於將P+接觸口 932連接至源極襯墊952。隨後對鎢進行化學機械拋光，積澱用於形成柵極流道942a、柵極流道942b的底層金屬。此外，積澱鎢插槽951b，用於將柵極流道942a連接至柵極襯墊956。柵極流道942a、柵極流道942b和柵極襯墊956部分或完全互連。圖9b所示為本發明另一實施例的沿著圖7中C-C線所截的M0SFET900b的截面圖中靠近柵極襯墊區域的示意圖。如圖％所示，利用如上所述的鎢插槽技術，積澱鎢以形成鎢插槽950a和鎢插槽950b，用於將柵導通區918連接至柵極流道942a、柵極流道942b。積澱鎢以形成鎢插槽950c，用於將P+接觸口 932連接至柵極流道942c。隨後對鎢進行化學機械拋光；積澱用於形成柵極流道942a、柵極流道942b，柵極流道942c的底層金屬。此夕卜，積澱鎢插槽951a和鎢插槽951b，其中鎢插槽951a用於將柵極流道942c連接至源極襯墊952，鎢插槽951b用於將柵極流道942a連接至柵極襯墊956。柵極流道942a、柵極流道942b與柵極襯墊956部分或完全互連。 在圖9a和圖9b所不的實施例中，積澱完底層金屬後，積澱和圖案化層間介電材料954。然後積澱並圖案化頂層金屬，以形成柵極襯墊956，並形成源極襯墊952。最後，積澱和圖案化鈍化層，其中鈍化層可包括低溫氧化物、氮化物或其混合物，且根據具體應用要求對鈍化層進行圖案化，從而完成正面的工序。MOSFET需限制在一定的厚度內以減小RDSON和提高散熱能力。隨後，濺鍍背面金屬層形成漏極，以完成整個溝槽MOSFET的製造工序。
圖10到圖12所示分別為根據本發明另一實施例的圓形溝槽MOSFET的製造工序截面圖。圖10到圖12中的圓形溝槽MOSFET的製造工序僅用示意，並不限制於此。圖10所示的M0SFET1000中，在外延層1004上生長較硬、較厚的掩模氧化層1006，其中外延層1004形成在N+摻雜襯底1002上。掩模氧化層1006的厚度可為5000埃或更厚。N型摻雜物可包括砷或紅磷。光刻膠1008塗在掩模氧化層1006上，並通過溝槽掩模板對其進行圖案化。刻蝕掩模氧化層1006和外延層1004以形成圓形溝槽1012。其中每一層刻蝕所用到的等離子體不同。然後去除光刻膠，潔淨和乾燥M0SFET1000。圖11所示的M0SFET1100中，生長犧牲氧化層，並通過緩衝氧化蝕刻液(BufferedOxide Etchant,簡稱B0E)對犧牲氧化層進行刻蝕,從而去除表面缺陷。在臺面區上保留部分較硬、較厚的掩模氧化層1106以實現柵導通區1118和外延層1104之間的絕緣。柵氧化層1114在溝槽1112內熱生長。在溝槽1112內積澱並刻蝕第一柵導通材料，例如多晶矽，以形成柵導通區1118。P阱1124形成在溝槽1112周圍，其構造由應用工藝決定。通過注入一種或多種P型摻雜物，例如硼，並使P型摻雜物注入至外延層1104的指定深度或外延層1104的表面以下的一定深度範圍內以形成P阱。隨後，在熔爐內進行退火。退火結束後，施加圖案化的光刻膠，並根據該圖案化的光刻膠層將N型摻雜物注入外延層1104以形成N+層1126。N型摻雜物可包括砷，但不限於此。包含砷的N+層1126形成於P阱1124之上，並靠近外延層1104的上表面。圖12所示的M0SFET1200中，積澱並通過光刻工藝圖案化第二柵導通材料，例如多晶矽，再用等離子體進行刻蝕以在臺面區上利用第二柵導通材料形成柵極流道1242，用於將柵導通區1218連接在一起。在一些實施例中，用於形成柵導通區1218的第一柵導通材料和用於形成柵極流道1242的第二柵導通材料可以相同或相似。而在另外的一些實施例中，第一柵導通材料和第二柵導通材料可以不同。積澱並圖案化低溫氧化物(Low TemperatureOxide,簡稱 LT0)和砸憐娃玻璃(Boron-Phosphorus-Silicate Glass,簡稱 BPSG),為後續的金屬濺鍍和圖案化鎢插槽做準備。圖13所示為根據本發明另一實施例的沿圖12中虛線D-D所截得的M0SFET1300的截面圖。積澱低溫氧化物(Low Temperature Oxide,簡稱LT0)和硼磷娃玻璃(Boron-Phosphorus-SiIicate Glass,簡稱 BPSG)，用於在外延層 1304 中的 N+ 層 1326 上形成覆蓋層1328。在一些實施例中，先積澱LT0，再在LTO上積澱BPSG。其中低溫氧化物可包括矽氧化物。隨後，向掩模氧化層1306和外延層1304內注入P型摻雜物(例如硼)，並退火以形成P+接觸口 1332。上述結構可以提高擊穿電壓。對P+接觸口 1332進行圖案化之後，利用鎢插槽技術積澱鎢插槽1351，隨後對鎢進行化學機械拋光。然後在低溫氧化物和硼磷矽玻璃形成的覆蓋層1328上積澱源極襯墊1352。圖14所示為根據本發明另一實施例的沿著圖12中虛線D-D線所截的M0SFET1400的截面圖中靠近柵極襯墊區域的示意圖。如圖14所示，積澱額外的鎢插槽1450，用於通過由第二柵導通材料形成的柵極流道1442將柵導通區1418連接至柵極襯墊1456。此外，積澱鎢插槽1451，用於將P+接觸口 1432連接至源極襯墊1452。M0SFET1400上的多個柵導通區1418可以全部或部分互連。積澱並圖案化正面金屬層。在一實施例中，第一金屬用於製造 柵極襯墊1456,第二金屬用於製造源極襯墊1452。在源極襯墊1452和柵極襯墊1456上積澱並圖案化鈍化層，隨後進行研磨、背面金屬化以形成漏極1440。如圖14所示，M0SFET1400還包括外延層1404，掩模氧化層1406，N+層1426和覆蓋層1428。圖15a所示為根據本發明一實施例的圓形溝槽M0SFET1500a添加鎢插槽後的俯視圖。圖15a所示包括用於柵極的鎢插槽1550、用於源極的鎢插槽1551，以及大量的柵極流道1540。畫線部分表示，柵極襯墊1556的邊緣和源極襯墊1552的邊緣在金屬化工序之後的位置。圖15b所示為根據本發明一實施例的圓形溝槽M0SFET1500b在形成金屬化圖案之後的俯視圖。圓形溝槽MOSFET 1500b包括源極襯墊1552、柵極襯墊1556和柵極流道1540。圖15c所示為傳統溝槽MOSFET的結構圖。傳統溝槽MOSFET包括源極襯墊1552』、柵極襯墊1556』和柵極流道1540。從圖15c可以看出，傳統的柵極襯墊1556』需要額外的柵極襯墊流道1556a』和柵極襯墊流道1556b』。而在本發明的圖10到圖15b所示的實施例中，消除了對於襯墊流道的需求，因此降低了柵極襯墊1556需要的總體空間，同時降低了用於製造柵極襯墊1556的材料數量。 在一些實施例中，圓形溝槽MOSFET使溝槽底層氧化物的摻入更加簡單。在另一些實施例中，採用碳化矽(SiC)和氮化鎵(GaN)，可使圓形溝槽MOSFET和高電子遷移率電晶體(High Electron Mobility Transistor,簡稱 HEMT)的製造更為簡單。圓形溝槽MOSFET提供下列附加優勢和納米線(nano-wire)或多柱式(multi-pillar)垂直電晶體不同，圓形邊界將提供均勻向外的輻射電場線密度，從而不會出現局部電場擁擠而導致電壓過早擊穿。圓形邊界對側壁和溝槽底部拐角產生的壓力較小，減小了可能引發電壓過早擊穿的局部壓力，因此，圓形溝槽MOSFET的擊穿電壓更高。此夕卜，通過設置合適的降低表面電場(reduced surface，簡稱RESURF)結終端和負曲率摻雜(Negative Curve Doping,簡稱NCD),可以將擊穿電壓提高到1000V或更高。圓形溝槽MOSFET的另一個潛在的優點為省去了傳統溝槽MOSFET設計中在核心晶片或模具周圍的柵極流道。通過例如由金屬或多晶矽形成的柵電極，使柵極襯墊直接與柵導通區連接。柵極襯墊與柵導通區的直接接觸提供了更高的封裝密度，可使每塊晶片上承載更多的晶片或模具。圓形溝槽MOSFET的再一個潛在的優點是由於圓形溝槽MOSFET從柵極圓柱體中心向外輻射電場線，因此與傳統方形溝槽MOSFET相比，閾值電壓更低，而RDSON也可以根據閾值電壓進一步降低。此外，相對較寬的溝槽開口和圓形的溝槽形狀，使得更容易對溝槽進行均勻的刻蝕，而幾乎不會產生等離子加載效應。圓形溝槽和更寬的溝槽開口也使得更容易對溝槽底部進行均勻的氧化從而形成溝槽底部氧化物(Trench Bottom Oxide,簡稱TB0)。圓形溝槽和更寬的溝槽開口還進一步導致更容易使用所有半導體材料(例如矽、鍺、氮化鎵或碳化娃等)來製作溝槽MOSFET或高電子遷移率電晶體(High Electron Mobility Transistor,簡稱HHMT)。圖3到圖8所公開的製造工序，較之其他系統需利用額外的金屬掩膜板和層間介電材料來製造雙金屬系統層。此外，圖9到圖13所公開的製造工序較之其他系統要求額外的多晶矽掩膜板。儘管本發明的製造工序需要這些額外的層，增加了成本，但所增加的成本可由所得到的相對較高的擊穿電壓和相對較低的RDSON來補償。
圖16所示為根據本發明一實施例的採用上述圓形溝槽MOSFET的功率轉換系統1600的框圖。在一實施例中，功率轉換系統1600將輸入電壓轉換為輸出電壓。功率轉換系統1600可以是直流-直流(DC-DC)轉換器、交流-直流(AC-DC)轉換器或直流-交流(DC-AC)轉換器。功率轉換器1600包括一個或多個開關1610。在一個實施例中，開關1610可以是但並不限於圖3至圖9或圖10至圖14所示的過程和步驟所製造的圓形溝槽M0SFET，例如圖8中的圓形溝槽M0SFET800或圖13中的圓形溝槽M0SFET1300。如圖17所示的一個實施例中公開了一種具有圓形溝槽的絕緣柵雙極電晶體(Insulated Gate Bipolar Transistor,簡稱 IGBT) 1700。利用圖 3 至圖 9 和圖 10 到圖 14中的其中任一種方法，將其中的N+摻雜襯底替換成P+摻雜襯底1702，可形成絕緣柵雙極電晶體IGBT1700。絕緣柵雙極電晶體IGBT1700可用作圖16中功率轉換器1600的開關1610。在一些實施例中，絕緣柵雙極電晶體IGBT1700可應用於智能電網中，通過在電網上覆蓋雙向通訊功能從而對電網進行監控。這些功能可包括對與電網耦接的設備進行監測、測量和控制。圖18a到圖18c所示分別為本發明提供一實施例中的圓形溝槽MOSFET的製造方 法流程圖。製造方法大致可包括如圖18a所示，在步驟1802中，在襯底上生長外延層。在步驟1804中，在外延層上積澱氧化層，例如硬氧化層。在步驟1806中，圖案化氧化層。在步驟1808中，刻蝕氧化層和外延層以形成至少一個圓形溝槽，其中圓形溝槽表面由外延層確定。此方法還可包括步驟1810，在圓形溝槽表面上生長柵氧化層；步驟1812，在至少一個圓形溝槽內形成柵導通區。如圖18b所示，在步驟1814中，在形成柵導通區後，形成P阱。在一些實施例中，在形成P阱之前，對襯底進行圖案化。然後通過向外延層注入P型摻雜物，並使P型摻雜物進入到外延層中，來形成P阱。在步驟1816中，形成N+層。在一些實施例中，在形成N+層之前，先對襯底表面進行圖案化。並在N+層形成後，去除光刻膠。在步驟1818中，在一些實施例中，在外延層上積澱LTO和BPSG並進行圖案化。在步驟1820中，刻蝕氧化物以形成接觸口。選擇性地形成鎢插槽。在步驟1822中，在LTO和BPSG形成的覆蓋層上濺鍍正面金屬層。如圖18c所示，在步驟1824中，鈍化正面金屬層。在一些實施例中，至此完成正面的工序。在步驟1826中，研磨MOSFET以降低RDSON並提高散熱能力。在步驟1828中，在襯底背面濺鍍背面金屬層以形成漏極。至此，圓形溝槽MOSFET的製造工序完成。圖19a至圖19c所示分別為本發明的另一實施例中的圓形溝槽MOSFET的製造方法的流程圖。如圖19a所示，在步驟1902中，在襯底上生長外延層。在步驟1904中，在外延層上積澱氧化層，例如硬氧化層。在步驟1906中，圖案化氧化層。在步驟1908中，刻蝕氧化層和外延層以形成至少一個圓形溝槽，其中圓形溝槽的表面由外延層確定。在步驟1910中，在圓形溝槽表面生長柵氧化層。在步驟1912中，在至少一個圓形溝槽內形成柵導通區。如圖19b所示，在步驟1914中，在柵導通區形成後，形成P阱。在一些實施例中，在形成P阱之前，先對襯底進行圖案化。然後通過向外延層注入P型摻雜物，並使P型摻雜物進入到外延層中，來形成P阱。在步驟1916中，形成N+層。在一些實施例中，在形成N+層之前，先對襯底表面進行圖案化，並在N+層形成之後，去除光刻膠。在步驟1918中，積澱第二柵導通材料(例如多晶矽)並進行圖案化，利用第二柵導通材料形成柵極流道。在步驟1920中，在外延層上積澱LTO和BPSG，並進行圖案化。在步驟1922中，刻蝕氧化層以形成接觸口。選擇性地形成鎢插槽。在步驟1924中，在LTO和BPSG形成的覆蓋層上濺鍍正面金屬層。如圖19c所示，在步驟1926中，鈍化正面金屬層，在一些實施例中，至此完成正面的工序。在步驟1928中，研磨MOSFET以降低RDSON並提高散熱能力。在步驟1930中，在襯底背面濺鍍背面金屬層以形成漏極。至此，圓形溝槽MOSFET的製造工序完成。在此使用之措辭和表達都是用於說明而非限制，使用這些。措辭和表達並不將在此圖示和描述的特性之任何等同物或部分等同物排出在發明範圍之外，在權利要求的範圍 內可能存在各種修改。其他的修改、變體和替代物也可能存在。因此，權利要求旨在涵蓋所有此類等同物。
權利要求
1.一種電晶體，其特徵在於，所述電晶體包括 外延層；以及 至少一個溝槽，其中所述溝槽的橫截面為圓形，所述溝槽包括由所述外延層確定的溝槽表面、積澱在所述溝槽表面的柵氧化層、以及積澱在所述溝槽內的柵導通區。
2.根據權利要求I所述的電晶體，其特徵在於，所述電晶體還包括在所述外延層中注AP型摻雜物而形成的P型重摻雜接觸口。
3.根據權利要求2所述的電晶體，其特徵在於，所述柵導通區和所述P型重摻雜接觸口 的數量之比在I : I到6 : I的範圍內。
4.根據權利要求I所述的電晶體，其特徵在於，所述電晶體還包括 P阱，圍繞在所述至少一個溝槽周圍，其中所述P阱嵌入所述外延層，位於所述外延層的表面下；以及 N型重摻雜層，通過在所述外延層中注入N型摻雜物而形成，位於所述外延層的表面和所述P阱之間。
5.根據權利要求I所述的電晶體，其特徵在於，所述電晶體還包括積澱在所述外延層上的覆蓋層，所述覆蓋層由低溫氧化物和硼磷矽玻璃形成。
6.根據權利要求I所述的電晶體，其特徵在於，當所述外延層積澱在N型重摻雜襯底上時，所述電晶體為金屬氧化物半導體場效應電晶體。
7.根據權利要求I所述的電晶體，其特徵在於，當所述外延層積澱在P型重摻雜襯底上時，所述電晶體為絕緣柵雙極電晶體。
8.根據權利要求I所述的電晶體，其特徵在於，所述柵導通區的材料選自氮化鎵、碳化矽、矽、鎢和鍺中的任意一種。
9.一種功率轉換系統，其特徵在於，所述功率轉換系統包括 至少一個開關，所述開關包括電晶體，所述電晶體包括外延層和至少一個溝槽，其中所述溝槽的橫截面為圓形，所述溝槽包括由所述外延層確定的溝槽表面、積澱在所述溝槽表面的柵氧化層、以及積澱在所述溝槽內的柵導通區。
10.根據權利要求9所述的功率轉換系統，其特徵在於，所述電晶體還包括在所述外延層中注入P型摻雜物而形成的P型重摻雜接觸口。
11.根據權利要求10所述的功率轉換系統，其特徵在於，所述柵導通區和所述P型重摻雜接觸口的數量之比在I:I到6I的範圍內。
12.根據權利要求9所述的功率轉換系統，其特徵在於，所述電晶體還包括 P阱，圍繞在所述至少一個溝槽周圍，其中所述P阱嵌入所述外延層，位於所述外延層的表面下；以及 N型重摻雜層，通過在所述外延層中注入N型摻雜物而形成，位於所述外延層的表面和所述P阱之間。
13.根據權利要求9所述的功率轉換系統，其特徵在於，所述電晶體還包括積澱在所述外延層上的覆蓋層，所述覆蓋層由低溫氧化物和硼磷矽玻璃形成。
14.根據權利要求9所述的功率轉換系統，其特徵在於，當所述外延層積澱在N型重摻雜襯底上時，所述電晶體為金屬氧化物半導體場效應電晶體。
15.根據權利要求9所述的功率轉換系統，其特徵在於，當所述外延層積澱在P型重摻雜襯底上時,所述電晶體為絕緣柵雙極電晶體。
16.一種電晶體的製造方法，其特徵在於，所述電晶體的製造方法包括 在襯底上生長外延層； 在所述外延層上積澱氧化層； 在所述氧化層上塗敷光刻膠並圖案化所述光刻膠； 刻蝕所述氧化層和所述外延層以形成至少一個橫截面為圓形的溝槽，其中所述溝槽的表面由所述外延層確定； 在所述溝槽表面生長第二氧化層；以及 在所述至少一個溝槽內形成柵導通區。
17.根據權利要求16所述的電晶體的製造方法，其特徵在於，在所述至少一個溝槽內形成柵導通區的步驟之後，所述電晶體的製造方法還包括 在所述外延層中形成P阱；以及 在所述外延層的表面和所述P阱之間形成N型重摻雜層。
18.根據權利要求17所述的電晶體的製造方法，其特徵在於，在所述外延層的表面和所述P阱之間形成N型重摻雜層的步驟之後，所述電晶體的製造方法還包括在所述外延層上積澱低溫氧化物和硼磷矽玻璃以形成覆蓋層。
19.根據權利要求18所述的電晶體的製造方法，其特徵在於，在所述外延層的表面和所述P阱之間形成N型重摻雜層的步驟之後、在所述外延層上積澱低溫氧化物和硼磷矽玻璃以形成覆蓋層的步驟之前，所述電晶體的製造方法還包括沉澱第二柵導通材料並進行圖案化，利用所述第二柵導通材料形成柵極流道。
20.根據權利要求19所述的電晶體的製造方法，其特徵在於，在所述外延層上積澱低溫氧化物和硼磷矽玻璃以形成覆蓋層的步驟之後，所述電晶體的製造方法還包括在所述外延層中注入P型摻雜物以形成至少一個P型重摻雜接觸口。
21.根據權利要求20所述的電晶體的製造方法，其特徵在於，所述柵導通區和所述P型重摻雜接觸口的數量之比在I:I到6:I的範圍內。
全文摘要
本發明公開了一種電晶體及其製造方法，以及一種功率轉換系統。其中所述電晶體包括外延層以及至少一個溝槽，其中所述溝槽的橫截面為圓形，所述溝槽包括由外延層確定的溝槽表面、積澱在溝槽表面的柵氧化層以及積澱在溝槽內的柵導通區。電晶體的製造方法包括在襯底上生長外延層；在外延層上積澱氧化層；在氧化層上積澱並圖案化光刻膠；以及刻蝕氧化層和所述外延層以形成至少一個橫截面為圓形的溝槽，其中所述溝槽表面由所述外延層確定；在溝槽表面生長第二氧化層；在至少一個溝槽內形成柵導通區。所述功率轉換系統包括至少一個開關，所述開關包括上述電晶體。本發明的電晶體具有較高的擊穿電壓，較低的RDSON和閾值電壓。
文檔編號H01L21/336GK102683409SQ20121006150
公開日2012年9月19日 申請日期2012年3月9日 優先權日2011年3月10日
發明者拉茲洛·利普賽依, 漢密爾頓·盧 申請人:凹凸電子(武漢)有限公司