產生寫入門控時鐘信號的方法和裝置的製作方法

2023-05-01 09:41:26

專利名稱：產生寫入門控時鐘信號的方法和裝置的製作方法
技術領域：
本發明涉及一種時鐘信號控制技術，特別涉及一種建構寫入門控時鐘信號的方法或電路。
背景技術：
現有系統使用連續操作(free running)時鐘提供給許多儲存裝置。當置入(assert)使能信號(enable signal)，新數據在時鐘邊緣(clock edge)獲得。如果連續操作時鐘用於儲存裝置的時鐘源，就算其它輸入數據不動或不變，此儲存裝置仍在每個時鐘邊緣消耗電力。
其它現有系統使用局部門控時鐘單位(local gated clock unit)以降低電力消耗。在某些系統中，當使能信號置入時，門控時鐘單位產生一個單獨脈衝來抓取新數據。
參考圖1，此處顯示了包含時鐘樹(clock tree)10的現有時鐘網絡。此時鐘網絡包含時鐘樹10，門控時鐘單位12，觸發器(flip flop)14，和數個觸發器16a-16n。許多門控時鐘單位12可用於許多不同的時鐘樹10枝幹，此處顯示的門控時鐘單位12有一鎖存器(latch)20，一或(OR)門22和一與(AND)門24。某些枝幹可驅動單獨觸發器。其它枝幹可連至門控時鐘單位12，每一門控時鐘單位可驅動一排(bank)的觸發器(即觸發器16a-16n)。此處顯示的觸發器16a-16n的時鐘輸入與連續操作時鐘信號CLK分開。當使能信號置入時，門控時鐘單位12的輸出提供時鐘邊緣。由於門控時鐘單位12需包含一些邏輯門且佔用面積，其通常使用在一排有一共同使能信號的緩存器(或觸發器)。
參考圖2，此處顯示為一門控時鐘單位12的時序圖。當置入使能信號時，上述門控時鐘單位12鎖住(latched)。上述鎖存器20的輸出信號LATCH_Q被時鐘門控住(gated)，且產生一單獨脈衝。此單獨脈衝送至觸發器16a-16n的時鐘輸入以抓取位於輸入端的信號。
使用門控時鐘單位12於區域門控時鐘至許多緩存器排，會減低全面的電力消耗。然而，此種架構有許多缺點。時鐘樹10包含一或多級緩衝器以分開負載及減低時鐘歪斜(clock skew)。由時鐘樹至門控時鐘單位的網絡(線)，以連續操作時鐘信號CLK的頻率開關，因此消耗電力。
構成一或多門控時鐘單位12也比沒有門控時鐘單位架構使用更多面積。在掃描測試模式下，上述單位中一些網絡不能被測試來檢測製造缺陷。如圖1所示，信號BYP在掃描測試模式下被置入，以繞過門控時鐘。此由鎖存器(latch)信號LATCH_Q驅動的網絡不能被測試。無力測試這些網絡會降低測試的覆蓋範圍(test coverage)。雖可增加額外的製造測試用以包含這些網絡，但這會增加測試基臺上的測試時間，且增加製造成本。
既然需要增加邏輯來管控時鐘信號CLK，此方法適用於緩存器中共享一使能信號的緩存器排。這裡必須要作節省面積或電力的決定。如果有比臨界值少的觸發器數量，其共享一使能信號，此觸發器在連續操作時鐘信號CLK下運作，且就算數據並無改變也會消耗電力。有門控時鐘單位的時鐘網的時鐘歪斜平衡會比較複雜，且需要較多層的緩衝器。

發明內容
本發明關於一種包含第一電路和第二電路的裝置。第一電路可配置以產生門控時鐘信號以響應(i)一寫入使能信號和(ii)一系統時鐘信號，其中，門控時鐘信號在寫入使能信號運作時，是以脈衝式運作。第二電路可配置產生上述寫入使能信號。
本發明的物品，特點和好處包括方法和電路，可以(i)產生寫入門控時鐘信號，(ii)在一或多儲存組件寫入動作時用一個時鐘邊緣，以減低電力消耗，(iii)當沒有寫入動作時使用靜止時鐘網絡，(iv)可寫入觸發器在使用門控時鐘信號的處理器外圍使用，(v)建構一種可寫入觸發器，在不需在連續操作時鐘下使用，(vi)由避免使用局部門控單位時鐘來減少完成面積，(vii)減少設計中不可測試網絡，和(viii)簡化時鐘歪斜平衡以減低時鐘樹層級的數量。


圖1是顯示現有時鐘網絡和門控時鐘單位的圖表。
圖2是顯示現有門控時鐘單位的時序圖。
圖3是顯示依據本發明的寫入門控時鐘產生器的圖表。
圖4是顯示時鐘網絡和寫入門控時鐘的圖表。
圖5是顯示寫入門控時鐘信號和其它信號的時序圖。
圖6是顯示寫入門控時鐘產生器由狀態機完成的例子。
圖7是顯示表示寫入門控時鐘產生器的完成電路圖。
圖8是顯示圖7中數個信號的時序圖。
附圖符號說明10-時鐘樹；12-門控時鐘單位；14-觸發器；16a-16n-觸發器排；20-鎖存器；22-或門；24-與門；100-寫入門控時鐘產生器；102-處理器；110-時鐘信號CLK輸入；112-允許寫入信號輸入；114-地址信號輸入；116-WG_CLK輸出；118-緩衝器；120-時鐘信號CLK輸入；122-允許寫入信號輸出；124-地址信號輸出；126-數據信號輸出；125-時鐘樹；130-觸發器；132a-n-觸發器排；302-觸發器；304-觸發器；306-門。
具體實施例方式
當時鐘在運作時，就算輸入數據沒有改變，儲存組件還是會消耗電力。提供一時鐘邊緣於寫入儲存組件及當置入使能信號時可節省電力。本發明可用於產生寫入門控時鐘(例如，WG_CLK)於寫入動作時。上述寫入門控時鐘WG_CLK使電力節省至最大，且比現有門控時鐘有效率。
上述寫入門控時鐘WG_CLK可用於許多外圍儲存組件。上述寫入門控時鐘WG_CLK響應於處理器(或其它電路)的允許寫入信號(例如，WE)而產生。此寫入門控時鐘WG_CLK也可響應於地址總線的信號和其它處理器控制信號而產生。此寫入門控時鐘WG_CLK通常運作於寫入周期結束時。參考圖3，此處顯示為本發明在聯繫處理器10的寫入門控時鐘產生器100的例子。此寫入門控時鐘器100有一接收時鐘信號的(例如，CLK)輸入110，接收允許寫入信號WE的輸入112，和接收一或多地址信號(例如，ADDR)的輸入114。時鐘信號CLK可為連續操作處理器的時鐘信號。寫入門控時鐘產生器100也可有代表寫入門控時鐘WG_CLK的輸出116。緩衝器118可選擇地置於寫入門控時鐘產生器100和寫入門控時鐘WG_CLK之間。寫入門控時鐘WG_CLK亦可當作根時鐘信號(root clock signal)。處理器102有接收信號CLK的輸入120，提供信號WE的輸出122，提供信號ADDR的輸出124，及提供數據信號DATA的輸出126。
信號WG_CLK可由有N狀態(state)的有限狀態機(finite state machine)產生，其中N為整數(將和圖6一起詳細說明)。例如，信號WG_CLK可由3狀態的小型有限狀態機產生。大致上，特定建構和寫入周期長度及寫入門控時鐘WG_CLK波長有關(即寫入門控時鐘WG_CLK的脈衝寬度和有效/無效狀態)。如果寫入周期較短，(例如1或2周期)通常需要用到幾個邏輯門。如果寫入周期較長，(例如比2周期多)最容易的做法為狀態機。然而，在某些實現方法裡，一個門的做法會比較容易。
參照圖4，本發明顯示時鐘樹網絡125中，可寫儲存組件130和多個儲存組件132a-132n。此處顯示寫入門控時鐘信號WG_CLK被送至可寫儲存組件130和多個儲存組件132a-132n。由於寫入門控時鐘信號WG_CLK直接產生於時鐘樹網絡125的根，通常不再需要其它局部門控時鐘單位。此可寫儲存組件130和132a-132n可由鎖存器，觸發器或其它儲存組件種類達成。
當局部門控時鐘單位不使用時，在寫入門控時鐘信號WG_CLK運作下，就算觸發器132a-132n的某些特定的觸發器不啟動(enabled)，所有運作於寫入門控時鐘信號WG_CLK的觸發器132a-132都會消耗電力。然而，既然平均寫入門控時鐘信號WG_CLK頻率對連續操作的處理器時鐘信號CLK頻率的比值通常很小(例如，偏好1％至25％範圍，更偏好1％至10％範圍，或通常5％)，相較於傳統方法，此種寫入門控觸發器130和132a-132n的消耗電力可被忽略。此處理器時鐘信號CLK頻率對平均寫入門控時鐘信號WG_CLK頻率的比值，和特定處理器執行寫入操作的數量及等待狀態(waitstate)(例如寫入周期寬度)有關。但是為了對特定設計節省最大電力，局部門控時鐘單位可另外加於寫入門控時鐘單位100。此種額外加上構造會增加面積及時鐘平衡的複雜度。
參照圖5，時序圖顯示寫入門控時鐘信號WG_CLK相對應於其它由處理器102接收信號。處理器102通常運作於時鐘信號CLK。此寫入門控時鐘信號WG_CLK於寫入過程通常產生高或低脈衝。當處理器102寫入一或多個外圍組件時(例如，觸發器130和132a-132n)，處理器102提供地址信號ADDR和數據信號DATA，且置入允許寫入信號WE。上述信號ADDR，DATA，和WE在整個寫入執行(write transaction)為有效的。一個特定寫入執行可包含單時鐘周期(single clock cycle)或多時鐘周期(multiple clock cycle)。在寫入執行的結束時，寫入門控時鐘信號WG_CLK可由一個脈衝產生一個有效時鐘邊緣。單獨有效時鐘邊緣由寫入門控時鐘單位100提供。有效寫入門控時鐘信號WG_CLK可於任何單時鐘周期或多時鐘周期寫入執行時發生。然而，最後周期通常由處理器102傳至可寫觸發器130和132a-132n的最大傳輸數據時間做選擇。如果觸發器130或一排觸發器132a-132n的使能信號(例如EN2或EN1)被置入，此數據就被獲得。
參照圖6，顯示為狀態機200的示意圖。狀態機200為一個實現寫入門控時鐘單位100的例子。狀態機200通常包括狀態S0，狀態S1，和狀態S2。在重置(reset)之後，狀態機200由S0開始。此重置可由重置信號初始(例如RST)。此狀態機200可被組態於信號CLK的下降緣(falling edge)操作。然而，也可作為由正向源(positive edge)觸發狀態機200，以達成特定構成的設計條件。此處顯示表示狀態，以每個信號WE為輸入，及信號WG_CLK為輸出。當狀態S0時，只要信號WE維持為0，狀態機200停留於狀態S0且信號WG_CLK為1。一旦此信號WE轉換至1，狀態機200移動到狀態S1，且信號WG_CLK維持為1。下一步，不論信號WE為何狀態機200移動到狀態S2。大致說來，無顯示信號WE的狀態代表「不管(don’t care)」條件。當狀態機200移動到狀態S2，此信號WG_CLK轉換至0。下一步，信號WG_CLK轉換回1，且狀態機200移回狀態S0。
參照圖7，顯示了另一寫入門控時鐘產生器100的電路構造例子。此電路100通常包含觸發器302，觸發器304和門306。此觸發器302和觸發器304可由D型觸發器，T型觸發器，其它類型的觸發器，或緩存器電路組態以達成特定構造的設計條件。觸發器302接收信號CLK。觸發器304收到信號CLK的反向版，以觸發器304時鐘輸入的泡泡(bubble)表示。觸發器302響應信號WE，產生信號WE_D。信號WE_D送至觸發器304和門306的輸入。觸發器304送信號(例如WE_D』)至門306的輸入以響應信號WE_D。顯示的門306以一個接收信號WE_D的反相輸入或(OR)門構成。然而，其它門和門組合可被使用以達成特定構造的設計條件。
參照圖8，此時序圖顯示許多圖7信號。顯示的信號CLK有許多正轉換(positivetransition)320a-320n。寫入執行顯示發生於轉換320a和轉換320c之間，如同垂直虛線321a和321b表示。在正轉換320a之後，信號WE有正轉換322。為響應轉換320b，信號WE_D有正轉換324。信號WG_CLK為負轉換326以回應正轉換324。在正轉換320b之後的下一個時鐘信號CLK下降緣信號，WE_D』有正轉換328。信號WG_CLK有正轉換329以反應正轉換328。在時鐘信號CLK正轉換320c之後，信號WE有負轉換330。下個轉換發生於信號WE_D有負轉換332，這會在信號CLK的正轉換320n時發生。在負轉換332的一半時鐘周期時，信號WE_D』有負轉換333。
本發明在寫入交易至儲存組件130和132a-132n時，用脈衝時鐘邊緣減低電力損耗。當無寫入動作時，時鐘樹125為靜態的。因此時鐘樹單位(即緩衝器和觸發器)不會消耗電力。所有在處理器102外圍的可寫觸發器130和132a-132n通常接收寫入門控時鐘信號WG_CLK。
此處特定數量的觸發器132a-132n可改變以達成特定構成的設計條件。例如，特定數量的觸發器可構成。其中每個都與觸發器132a-132n相似。單時鐘信號WG_CLK被使用來驅動所有觸發器排和單獨觸發器。大致上，此處沒有連續操作的時鐘信號CLK鎖定可寫入觸發器。和使用另一晶片以避免使用局部門控時鐘單位作比較，本發明的構造大致上減低面積。本發明也降低設計中不可測試網，本發明也可簡化於時鐘樹中的時鐘歪斜平衡(clock skewbalancing)。
本發明的多數信號通常為「打開」(例如數字高(digital high)，或1)或「關閉」(例如數字低(digital low)，或0)。然而，此種信號依照達成特定構成的設計條件，可特別調整極性(例如，反向)為「打開」(例如，置入)和「關閉」(例如，反置入(de-assert))狀態。
在其一例子中，本發明可用在CDMA2000行動通信系統。然而，本發明也可用於其它設計。
隨此發明被特別顯示和描述於此較佳實施例，要了解在補偏離本發明精神範圍下，許多不同形式的改變和細節可被熟知此技藝者執行。
權利要求
1.一種電子裝置，包括一第一電路，用以針對(i)一寫入使能信號以及(ii)一系統時鐘信號響應產生一門控時鐘信號，其中，該門控時鐘信號在該寫入使能信號運作時，是以脈衝式運作；以及一第二電路，用以產生該寫入使能信號。
2.如權利要求1所述的電子裝置，其中，上述的門控時鐘信號在每個寫入周期內不產生多於一次的脈衝。
3.如權利要求1所述的電子裝置，其中，上述的第一電路包含一寫入門控時鐘產生電路，其包含多個儲存組件和一邏輯門。
4.如權利要求1所述的電子裝置，其中，上述的第一電路包含一處理器。
5.如權利要求1所述的電子裝置，更包含一時鐘樹，用以針對該門控時鐘信號響應呈遞多個第二門控時鐘信號。
6.如權利要求5所述的電子裝置，其中，上述的多個第二門控時鐘信號的第一個是呈遞至一第一儲存組件。
7.如權利要求6所述的電子裝置，其中，上述的第一儲存組件被配置以接收一第一使能信號。
8.如權利要求5所述的電子裝置，其中，上述的多個第二門控時鐘信號的第二個是呈遞至一第二儲存組件。
9.如權利要求8所述的電子裝置，其中，上述的第二儲存組件被配置以接收一第二使能信號。
10.如權利要求9所述的電子裝置，其中，上述的第二使能信號和該多個門控時鐘信號的第二個是呈遞至多個第二儲存組件。
11.如權利要求1所述的電子裝置，其中，上述的門控時鐘信號包含一寫入門控時鐘信號。
12.如權利要求2所述的電子裝置，其中，上述的門控時鐘信號藉由在每個寫入周期中不用多於一次的脈衝，以減低電力損耗。
全文摘要
一種包含第一電路和第二電路的裝置。第一電路可配置以產生一門控時鐘信號以響應(i)一寫入使能信號和(ii)一系統時鐘信號，其中門控時鐘信號在寫入使能信號運作時，是以脈衝式運作。第二電路可配置使產生上述的寫入使能信號。
文檔編號G06F1/10GK1667746SQ200510054329
公開日2005年9月14日 申請日期2005年3月8日 優先權日2004年6月15日
發明者阿朗·沙多, 林立·M·楊, 穆罕默德·艾佛莎 申請人:開曼群島威睿電通股份有限公司