注入型同步窄帶再生鎖相環的製作方法
2023-05-01 13:42:01 2
專利名稱：注入型同步窄帶再生鎖相環的製作方法
技術領域：
本發明涉及高速時鐘恢復電路結構，具體是一種注入型同步窄帶再生鎖相環(ISNRPLL)。
在高速時鐘恢復的集成電路設計中，根據採用的工藝和電路工作條件的不同，通常採取了無源濾波結構、鎖相環結構及同步振蕩結構。無源濾波器結構的優點是結構簡單，頻率相位穩定性好，缺點是不能集成，工作頻率範圍很窄，不能在片內調節。
同步振蕩結構的優點是噪聲帶寬可以與捕獲範圍無關，有更高的輸入靈敏度，比二階PLL捕獲速度更快，對載頻遠端的噪聲有較好的抑制能力。其不足之處是無法消除相位差，而且相位差與頻偏有關，載頻近端的噪聲性能較差。
鎖相環結構可以完全集成在晶片上，可以跟蹤輸入數據波特率的變化，在一定條件下可以消除相位差。但其電路結構比較複雜，本身的捕獲範圍很小，較難解決噪聲帶寬和捕獲範圍的矛盾，且捕獲速度較慢。這種電路結構在與其它電路結合後，在性能上可以有很大改善，成為目前高速時鐘恢復設計的一個主要方向。
ILPLL(注入型鎖相環)結構是對PLL結構和同步振蕩(SO)結構的一種綜合改進。如圖1所示的傳統的ILPLL原理框圖，它由IL和PLL電路兩部分組成，在一定程度上結合了兩者的優點，彌補了各自的缺點。但目前有兩點不足影響它在晶片實現上的應用1、頻率特別高時，IL振蕩器在晶片上實現有一定難度；2、現有的電路結構不能很好地調節輸入數據和輸出時鐘的相位差。另外這種電路結構往往需要在後端增加一個倍頻電路來產生所需的時鐘，因此帶來了不易控制的相位偏差。
本發明的目的在於克服現有技術的上述不足，提供一種基於注入同步窄帶再生壓控振蕩器(ISNRVCO)的注入型同步窄帶再生鎖相環(ISNRPLL)電路，它具有傳統ILPLL結構的全部優點，適合用深亞微米數字CMOS工藝完全集成，同時可快速調節輸入數據和輸出時鐘的相位關係，實現再生的時鐘和輸入數據的自對準。
本發明的注入型同步窄帶再生鎖相環(ISNRPLL)，包括同步振蕩環路、鎖相環路，其特徵在於所述的同步振蕩環路含注入同步窄帶再生壓控振蕩器(ISNRVCO)；用於產生時鐘頻率分量的異或倍頻電路，其輸入端、輸出端分別連接輸入數據和所述注入同步窄帶再生壓控振蕩器的輸入端。
所述的鎖相環路含bang-bang數字鑑相器，用於檢出輸入數據和所述注入同步窄帶再生壓控振蕩器的輸出時鐘信號的相位差信號；電荷泵，用於接收bang-bang數字鑑相器的輸出相位差信號；環路濾波器，其輸入端、輸出端分別連接所述電荷泵和注入同步窄帶再生壓控振蕩器的電壓控制端。
還包括一個D觸發器，D觸發器的數據端、時鐘輸入端分別連接輸入數據和所述注入同步窄帶再生壓控振蕩器的輸出時鐘信號，該D觸發器用於數據輸出。
本發明的ISNRPLL電路以注入同步窄帶再生壓控振蕩器(ISNRVCO)為核心，由bang-bang模式工作的數字鑑相器來產生相差和頻差的信息，通過由電荷泵和環路濾波器構成的低通環節來對ISNRVCO進行控制。注入同步窄帶再生壓控振蕩器對諧振迴路本身的要求不高，可以通過在晶片上集成電感來實現，因此工藝適用面廣，外接元件少，不需要外部提供參考時鐘。同步振蕩環路和鎖相環路兩部分的交叉作用使電路的總體性能得到了較大提高，在捕獲範圍，捕獲時間，相位噪聲等性能上比常規的鎖相環結構大大改進，可以作為GHz的高速時鐘恢復集成電路使用。
根據系統仿真結果，ISNRPLL電路的頻率捕獲範圍可以比常規的二階鎖相環大數十倍，因此在某些時鐘恢復應用中，可以不需要專門的頻率捕獲電路。仿真結果也表明，ISNRPLL電路的頻率捕獲時間也有較大程度的減少；在噪聲性能分析上，ISNRPLL電路在載頻遠端和近端的噪聲性能都比較好。
本發明的
如下圖1是傳統的ILPLL原理框圖；圖2是本發明的ISNRPLL原理框圖；圖3是其bang-bang模式鑑相器的工作原理示意圖；圖4是ISNRPLL電路中的ISNRVCO原理圖；圖5是ISNRVCO中相加放大器的典型電路示意圖；圖6是ISNRVCO中調諧放大器的典型電路示意圖。
ISNRPLL電路原理如圖2所示，它包括異或倍頻電路1，同步注入窄帶再生壓控振蕩器(ISNRVCO)2，bang-bang模式工作的數字鑑相器5，電荷泵4，環路濾波器3及D觸發器6。其中異或倍頻電路和ISNRVCO構成注入鎖定環路，bang-bang數字鑑相器、電荷泵及環路濾波器構成PLL環路，D觸發器6用於數據判決輸出。由bang-bang模式工作的數字鑑相器來產生相差和頻差的信息，通過由電荷泵和環路濾波器構成的低通環節來對ISNRVCO進行控制。
圖3示出了bang-bang模式鑑相器的工作原理。在時鐘(CLOCK)的上升沿和下降沿對數據(DATA)進行採樣，根據對採樣數據的判斷，來決定數據和時鐘相位的關係。比如，在A、T、B時刻採樣得到的數據分另定義為DA、DT、DB，則有如下的判斷邏輯1)DA＝DT，時鐘的相位超前；2)DT＝DB，時鐘的相位滯後；3)DA＝DB，數據未發生變化，該周期相位判斷無效。當時鐘相位超前時，鑑相器輸出一個時鐘周期的負脈衝；當時鐘相位滯後時，鑑相器輸出一個時鐘周期的正脈衝。當相位判斷無效時，鑑相器輸出為0。電荷泵由鑑相器的正負脈衝輸出控制，給電容充放電，這個過程是bang-bang(節拍)工作的。
圖4為ISNRVCO的原理圖。它包括一級相加放大器9，三級調諧放大器12、15、16，四者構成一個正反饋環路，相鄰兩級的前級的兩個輸出端分別連接後級的兩個數據輸入端，調諧放大器16的輸出端17、18反饋到相加放大器9的兩個反饋輸入端，每一級放大器的控制端均連接控制埠20、21，控制埠20和21用於輸入調諧控制信號，埠20接環路濾波器3的輸出，埠21為外接控制埠。
相加放大器的典型電路如圖5所示。相加放大器包括MOS管22、23構成的注入信號差分對；MOS管25、26構成的反饋信號差分對；分別為所述兩個差分對提供電流源的電流源管24、27，所述電流管24、27通過電流管28與低電源電壓(VSS)連接；MOS管36～39構成的差動源極跟隨器；所述兩個差分對的輸出端S1、S2分別串聯集成電感29、30，一端接控制埠20的等效變容二極體33、32的另一端分別連接所述的輸出端S1、S2，一端接控制埠21的等效變容二極體35、34的另一端分別連接所述的輸出端S1、S2。MOS管24柵極的端子19、MOS管27柵極的端子40分別控制兩個差分對的工作電流，從而決定信號注入的強度。串聯在差分對輸出迴路的MOS管31用來調節其靜態工作點。
調諧放大器的典型電路如圖6所示。調諧放大器包括MOS管50、51構成的輸入信號差分對，分別串聯在所述差分對兩個輸出端的集成電感53、54，為所述差分對提供電流源的電流源管52，四個等效變容二極體56～59，及MOS管60～63構成的用於信號輸出的差動源極跟隨器；一端接控制埠20的等效變容二極體56、57的另一端分別連接所述的差分對的相應輸出端，一端接控制埠21的等效變容二極體58、59的另一端分別連接所述的差分對的相應輸出端。所述的差分對、兩個片上集成電感、四個等效變容二極體以及相關的寄生電容構成了調諧迴路。串聯於差分對輸出迴路的MOS管55用於調節其靜態工作點。
上述ISNRVCO電路中的調諧放大器12、15、16的電路結構是相同的。
權利要求
1.一種注入型同步窄帶再生鎖相環(ISNRPLL)，包括同步振蕩環路、鎖相環路，其特徵在於所述的同步振蕩環路含注入同步窄帶再生壓控振蕩器(ISNRVCO)；用於產生時鐘頻率分量的異或倍頻電路，其輸入端、輸出端分別連接輸入數據和所述注入同步窄帶再生壓控振蕩器的輸入端；所述的鎖相環路含bang-bang數字鑑相器，用於檢出輸入數據和所述注入同步窄帶再生壓控振蕩器的輸出時鐘信號的相位差信號；電荷泵，用於接收bang-bang數字鑑相器的輸出相位差信號；環路濾波器，其輸入端、輸出端分別連接所述電荷泵和注入同步窄帶再生壓控振蕩器的電壓控制端；還包括一個輸出數據的D觸發器，D觸發器的數據端、時鐘輸入端分別連接輸入數據和所述注入同步窄帶再生壓控振蕩器的輸出時鐘信號。
2.根據權利要求1所述的注入型同步窄帶再生鎖相環(ISNRPLL)，其特徵在於所述的注入同步窄帶再生壓控振蕩器(ISNRVCO)，是由一級相加放大器(9)和三級調諧放大器(12、15、16)構成的，每一級放大器的輸出端均連接下級放大器的數據輸入端；調諧放大器(16)的輸出端(17、18)連接到相加放大器(9)的兩個反饋輸入端，每一級放大器的控制端均通過控制埠(20、21)輸入調諧控制信號。
3.根據權利要求2所述的注入型同步窄帶再生鎖相環(ISNRPLL)，其特徵在於所述的相加放大器包括MOS管(22、23)構成的注入信號差分對；MOS管(25、26)構成的反饋信號差分對；分別為所述兩個差分對提供電流源的電流源管(24、27)，所述電流管(24、27)通過電流管(28)與低電源電壓(VSS)連接；MOS管(36～39)構成的差動源極跟隨器；分別串聯在所述兩個差分對的輸出端S1、S2的集成電感(29、30)；及四個等效變容二極體(32～35)，一端接控制埠(20)的等效變容二極體(33、32)的另一端分別連接所述的輸出端S1、S2，一端接控制埠(21)的等效變容二極體(35、34)的另一端分別連接所述的輸出端S1、S2。
4.根據權利要求2所述的注入型同步窄帶再生鎖相環(ISNRPLL)，其特徵在於所述的調諧放大器包括MOS管(50、51)構成的輸入信號差分對，分別串聯在所述差分對兩個輸出端的集成電感(53、54)，為所述差分對提供電流源的電流源管52，四個等效變容二極體(56～59)，及MOS管(60～63)構成的用於信號輸出的差動源極跟隨器；一端接控制埠(20)的等效變容二極體(56、57)的另一端分別連接所述的差分對的相應輸出端，一端接控制埠(21)的等效變容二極體(58、59)的另一端分別連接所述的差分對的相應輸出端。
全文摘要
注入型同步窄帶再生鎖相環(ISNRPLL),包括:由注入同步窄帶再生壓控振蕩器(ISNRVCO)和異或倍頻電路組成的同步振蕩環路,由數字鑑相器、電荷泵及環路濾波器組成的鎖相環路,以及輸出數據的D觸發器。其ISNRVCO電路對諧振迴路本身的要求不高,可以通過在晶片上集成電感來實現,適合用深亞微米數字CMOS工藝完全集成,外接元件少。根據系統仿真結果顯示,其在捕獲範圍、捕獲時間和相位噪聲等性能上比常規的鎖相環結構大大改進,可以作為GHz的高速時鐘恢復集成電路使用。
文檔編號H04L7/027GK1328383SQ00108478
公開日2001年12月26日 申請日期2000年6月8日 優先權日2000年6月8日
發明者黃立中 申請人:華為技術有限公司