具有前端的nicam編碼器的製作方法

2023-05-19 08:49:11

專利名稱：具有前端的nicam編碼器的製作方法
技術領域：
本發明涉及立體聲音頻編碼器，更具體地，涉及NICAM編碼裝置。
背景技術：
準瞬時壓縮擴展音頻復用(NICAM )編碼是由BBC研究中心在 1980年代早期開發的。其主要目的是為了提高聲音質量，提供多通道 的數字聲音或者數據，並與其他TV立體聲系統相比提高在難接收區 域的重現性，而在同時保持與現有服務的兼容性。NICAM 728首先 被應用於英國TV系統(PALI)並隨後應用於PAL B/G以及SECAM L。在審查了若干種方法之後，在1980年代晚期，ITU推薦在使用 PAL和SECAM電坤見系統的國家將NICAM用於數字多音傳輸。NICAM編碼是部分數字和部分模擬的。圖l為現有技術的具有 立體聲音頻系統10的複合視頻的概要框圖，立體聲音頻系統10具有 模擬濾波器12、雙通道模擬-數字轉換器(ADC )14、數字聲音NICAM 編碼器16、模擬QPSK發送器18、和RF調製器20。模擬濾波器12 分別對二個聲音輸入22和24進行濾波，並分別在輸出26和28輸出 濾波信號。才莫擬濾波器12的輸出26和28輸入至雙通道ADC 14。ADC 14在34 ( CLK1)接收第一時鐘，並在ADC輸出30和32將ADC 輸入26和28的信號分別轉換成相應的數位訊號。如所示出的，雙通 道ADC14具有14位的解析度。數字聲音編碼器16在38 ( CLK2 ) 接收第二時鐘並根據NICAM標準將編碼器輸入30和32上的信號處 理成編碼器輸出端36的數字編碼信號。然後，編碼器輸出36被輸入 至模擬QPSK發送器18。 QPSK表示正交移相鍵控。模擬QPSK發 送器18在42 (CLK3)接收第三時鐘且QPSK將在輸入36接收到的 信號調製到輸出40上。輸出40上的QPSK調製信號然後經RF調製 器20與信號線44上的複合視頻合成。然後RF調製器將合成的QPSK 調製信號和複合視頻RF調製到RF調製器輸出46。進一步關於圖1中的系統，可以對二個輸入在模擬域或者數字域 中進行預加重。二個輸入信號通過ADC 14以32kHz的採樣率(CLK1 ) 被數位化為14位解析度。釆樣被分成32個14位數據的塊，等價於 lms的時長。在數字聲音編碼器16，每塊釆樣以相同比例因子被壓縮 擴展至10比特。然後對每個10比特採樣增加一比特奇偶校驗位，用 於錯誤檢查和比例因子指示的目的。左聲道和右聲道數據然後被多路 復用，對比特位才艮據NICAM標準中所述的交錯才莫式(interleave pattern)進行交錯，從而形成704比特的塊。然後將8比特的幀對齊 字、5比特的控制信息以及11比特的附加數據加在704比特數據塊的 開始部分，從而形成728比特的幀。例如，每個幀每l毫秒在信號線 36上串行傳輸。總的比特率為728 Bit/s,對應於時鐘38 ( CLK2 )。 比特流然後被加擾(scramble)(除屬於幀對齊字的比特位外)，轉 換成以二個364 kHz (符號速率)採樣的1比特同相(in-phase)和正 交(quadrature )的數據流，差分編碼並用時鐘42( CLK3 )通過QPSK 傳輸裝置18 QPSK調製在用於PAL I的6.552MHz副載波或者用於 PAL B、 G和H以及SECAML L的5.85MHz副載波上。然後，QPSK 調製的音頻信號40與複合視頻44合成並利用RF調製器20進行RF 調製。RF調製器在VHF和/或UHF頻道上產生RF信號46。圖1的系統的缺點在於需要多個系統時鐘。即，圖l的NICAM 編碼器需要多個時鐘(例如，CLK1、 CLK2、 CLK3等)，分別由不 同的晶體振蕩器和鎖相環(PLL)產生。例如，對於包含sigma-delta 立體聲ADC的雙通道ADC， ADC通常由4.096MHz的時鐘驅動(對 應於過採樣率(oversampling rate ) 128) 。 QPSK編碼器的比特率和 符號速率分別為728 kbit/s和364 kbaud。副載波頻率對於PAL I為 6.552MHz，而對於PALB、 G和H及SECAM L為5.85MHz。注意， 這些時鐘不易彼此相關，即，難以從同一時鐘、例如音頻/視頻晶片中
常見的27MHz時鐘或者其倍頻、或者適合於單片實現的24MHz時鐘 導出，其中24MHz時鐘允許易於產生用於RF調製器集成電路的 4MHz時鐘。另外，需要使用PLL的缺點在於，PLL需要額外的面 積以及用於接地和電源供給的管腳。而且，由於晶體振蕩器和PLL 為模擬模塊，不易於移植。因而增加了編碼器額外的複雜度並轉化為 額外的整體成本。
另外如上所述，NICAM編碼器僅部分地是數字的。它的一些功 能是用模擬模塊實現的，尤其是預加重濾波器、QPSK發送器的脈衝 整型濾波器、以及QPSK調製器，其缺點是，它們需要調整並因此會 對系統增加可觀的成本。另外，將這些模擬模塊直接實現在集成電路 中是不實用的，因為當工藝改變時，它們不易被移植。
進一步地，大多數歐洲電視機支持NICAM以從可用的地面電視 廣播接收立體聲音頻。但是，VCR、 DVD播放機、衛星機頂盒以及 遊戲機並不配備NICAM編碼器，因此，如果通過RF連接器連接的 話，只能得到單聲道音頻。通常，它們通過SCART連接器(也稱為 Euro Connector )與電詳見才幾相連接。SCART是Syndicat francais des Constructeurs d，Appareils de Radio et de T616vision的縮寫。在歐洲, 許多消費類音頻/視頻部件支持一個或兩個21針SCART連接器。 SCART連接器具有21個針，並且根據設備的具體類型，提供設備的 立體聲聲音和視頻信號的輸入和輸出。另外，SCART連接器也可以
提供RGB信號。
但是，SCART連接器有時會有可靠性問題，並且有時，由於屏 蔽較差，複合視頻輸出可能會干擾複合視頻輸入。另外，SCART電 纜只能用於連接局部設備(例如，位於同一個房間內)，因此不能用 於將遠程的電視機(例如位於遠處的房間內)與機頂盒相連接。雖然 新的歐洲電視機已經開始包括與相應的美國型號類似的音頻/視頻連 接器，但是，例如，通過視頻、左右聲道音頻電纜將若干個音頻/視頻 部件連接至歐洲電視機是很複雜的。
從集成在音頻/視頻晶片中或集成在單片編碼器中的觀點看，傳
統的NICAM編碼系統的實現的成本效率不高，因為需要多個時鐘並 且使用了需要調整且當被集成時難以移植的模擬模塊。NICAM通常 被用於電視臺，且通常包括非常昂貴的機架安裝單元。雖然對於其它 的應用來說可能存在較為廉價的版本，但這些其它的應用仍然需要具 有許多分立部件的印刷電路板。因此，從成本和複雜性角度看， NICAM編碼器主要單獨用於廣播設備，而不是一般消費類應用的設 備中。
因此，需要一種改善了的裝置以克服上面討論的本領域的這些問題。


本發明通過例子進行說明但不限於附圖的方式，其中相同的附圖 標記表示類似的元件，其中
圖1為具有帶有模擬RF調製器的NICAM編碼器的現有技術的 複合視頻和立體聲音頻系統的概要框圖。
圖2為根據本發明的一個實施方式的具有單片NICAM編碼器實 現的複合視頻和雙聲道音頻系統的概要框圖。
圖3為根據本發明的一個實施方式的圖2中的NICAM編碼器的 較詳細概要框圖。
圖4為根據本發明的一個實施方式的圖3中的前端輸入部分的 較詳細概要框圖。
圖5為根據本發明的一個實施方式的圖3中的前端輸出部分的 較詳細概要框圖。
圖6為根據本發明的一個實施方式的圖5中的示例性的插值器 定時電路的較詳細概要框圖。
在不同附圖中使用相同的附圖標記表示類似或者相同的部件。本 領域技術人員還會理解，圖中的元件為用來進行簡單和清晰的說明， 而不必按照比例畫出。例如，圖中的某些元件的尺寸會被相對於其他 元件放大以幫助對本發明實施方式的理解。
具體實施例方式
圖2為根據本發明的一個實施方式的包括NICAM編碼器實現的 複合視頻和立體聲音頻系統50的概要框圖。複合視頻和雙聲道音頻 系統50包括第一模擬濾波器52、 NICAM編碼器54、第二模擬濾波 器56、和模擬RF調製器58。模擬濾波器52分別對二個音頻輸入60 和62進行濾波，分別在輸出64和66上輸出濾波信號。雙聲道音頻 輸入可包括立體聲對的左右聲道的獨立的A、 B聲道。在一個實施方 式中，模擬濾波包括模擬抗混疊濾波器。
模擬濾波器52的輸出64和66是NICAM編碼器54的輸入。 NICAM編碼器54在68 ( CLK)接收單一時鐘並將輸入64和66的 信號轉換成輸出70上的對應的QPSK調製的信號。在一個實施方式 中，68處的時鐘包含晶體振蕩器。NICAM編碼器54還在信號線72 上提供了時鐘輸出，這將在以下進一步討論。如所說明的，NICAM 編碼器54的輸出70輸入至第二模擬濾波器56。濾波器56在輸出信 號線74上提供經濾波的QPSK調製的具有6.552或5,85MHz載波的 信號。在一個實施方式中，濾波器56包含模擬重構濾波器。然後， 輸出端74上的濾波後的QPSK調製的信號通過RF調製器58與信號 線76上的複合視頻合成。然後，RF調製器58將合成的QPSK調製 信號和複合視頻RF調製至RF調製器輸出78上作為RF信號 (UHF/VHF) 。 RF調製器58進而還接收信號線72上的時鐘輸入。
圖3為根據本發明的一個實施方式的圖2中的NICAM編碼器實 現的較詳細概要框圖。NICAM編碼器54包括前端輸入部分80、 NICAM處理器82、和前端輸出部分84。如上所迷，NICAM編碼器 54包括輸入64和66，在68 ( CLK )處接收單一時鐘。在一個實施方 式中，信號線72上的時鐘輸出從信號線68 (CLK)上的時鐘輸入導 出，例如使用適當的整數分頻器。NICAM編碼器54將輸入64和66 上的信號轉換成輸出70上的相應的QPSK調製信號。因此，NICAM 編碼器54的前端包括前端輸入部分80和前端輸出部分84。
響應於輸入64和66上的數據信號並響應時鐘輸入68,前端輸 入部分將輸入分別處理成輸出線86和88上的信號，例如32kHz的 14比特數據。前端輸入部分80的輸出86和88對應於對NICAM處 理器82的各個輸入。響應於輸入端86和88上的信號並響應時鐘輸 入68和信號線94上的處理器選通脈衝，NICAM處理器將輸入分別 處理成輸出線90和92上的同相(I; in-phase )和正交(Q; quadrature ) 的單比特數據流信號。換句話說，NICAM處理器82接收由前端輸入 部分80以32kHz產生的採樣。NICAM處理器然後分別在輸入86和 88上進行數字壓縮擴展並分別在輸出90和92上產生符合NICAM標 準的以364kHz釆樣的加擾和差分編碼的同步(I)和正交(Q)數據。 注意，NICAM處理器的功能是本領域公知的，因而在此僅做簡單說 明。此外，NICAM處理器82的輸出端90和92對應對前端輸出部分 84的各自的輸入。響應輸入90和92上的同步(I)和正交(Q )的 單比特數據流信號和時鐘輸入68，前端輸出部分84將輸入處理成輸 出70上的相應的QPSK調製信號。而且，前端輸出部分84在信號線 94上產生處理器選通脈衝。對前端輸入部分80和前端輸出部分84的 進一步討論見以下所述。
還是關於NICAM處理器82，處理器處理通過前端的前端輸入 部分80以32kHz產生的14比特釆樣並產生以364kHz採樣的符合 NICAM標準的同相和正交的數據。尤其是，NICAM處理器82進行 以下操作計算比例因子，將14比特輸入數據壓縮擴展成10比特分 辨率，計算奇偶校驗位，利用比例因子對奇偶校驗位進行編碼，比特 交錯，產生728比特數據流，加擾，將數據流轉換成二個1比特同相 和正交的數據流以及差分編碼。處理器82每當從前端輸出部分84的 插值定時電路138接收到選通脈衝就輸出比特對，這將在以下參照圖 5進一步討論。
圖4為根據本發明的一個實施方式的圖3中的前端輸入部分80 的較詳細概要框圖。前端輸入部分80包括雙通道ADC 100、具有插 值因子N的插值器102、具有抽取因子M的第一抽取器104、數字預
加重濾波器106、和具有抽取因子P的第二抽取器108。第二抽取器 108分別在輸出信號線86和88上產生以32kHz採樣的(由NICAM 標準規定的)14比特數據。在一個實施方式中，雙通道ADC 100包 括sigma-delta ADC。此外，雙通道ADC 100的時鐘輸入(ADC CLK ) 是從信號線68 ( CLK )上的時鐘輸入導出的，例如利用適當的分頻器。 此外，前端輸入部分80的因子N、 M、 P允許有足夠的靈活性以使得 所需的32KHz從不同的系統時鐘產生，以下將對此進一步討論。
圖5為根據本發明的一個實施方式的圖3中的前端輸出部分84 的較詳細概要框圖。前端輸出部分84包括具有插值因子K的數字方 根升餘弦(SRRC)濾波器130、具有可變插值因子L的插值器32、 數字混頻器134、數字-模擬轉換器(DAC) 136、插值器定時電路 138和正弦&餘弦發生器140。在一個實施方式中，如圖5所示，插值 器定時電路138在信號線94和146上為NICAM處理器82、 SRRC 濾波器130和插值器132提供輸出選通脈沖。此外，正弦&餘弦發生 器140分別在信號線154和156上提供餘弦和負正弦輸出信號。因此， 前端輸出部分84包含了利用基於系統時鐘68的時鐘逼近728kHz時 鐘的手段。此外，在一個實施方式中，DAC136包括帶通sigma-delta DAC。
在一個實施方式中，所有NICAM時鐘可從具有合適的整數分頻 器的單一系統時鐘導出。在單片實現中，系統時鐘可由晶體振蕩器產 生。因之，不需要PLL。
依然參照圖5,響應於輸入90和92上的信號並響應時鐘輸入94 和146上的選通脈衝，具有插值因子K的SRRC濾波器130除了以 因子K對信號插值外，還被配置為按照NICAM規範進行脈衝整形， 以下對此進一步討論。SRRC濾波器的輸出142和144對應於插值器 132的輸入142和144。響應於輸入142和144上的信號並響應時鐘 輸入146上的選通脈衝，插值器132使用可變插值因子L來上採樣 (upsample)輸入信號，使同相和正交SRRC輸出數據信號分別插值 至輸出148和150上的系統時鐘68的頻率。在一個實施方式中，頻 率為適合單晶片實現的24MHz。在另一實施方式中，編碼器嵌入於音 頻W見頻晶片中，頻率為27MHz。插值器132的輸出148和150對應於混頻器134的輸入148和 150。分別響應輸入148和150上的信號，並進一步響應信號線154 和156上的餘弦和負正弦信號，混頻器134將輸入148和150上的同 相和正交數據與餘弦和負正弦信號相乘以產生6.552或者5.85MHz的 以系統時鐘68的頻率釆樣的載波，其中根據具體TV系統的實現來選 擇栽波。然後混頻器134加上上述乘積以在輸出152上產生以系統時 鍾68的頻率採樣的數字QPSK調製信號。混頻器134的輸出152對 應於DAC 136的輸入152。響應輸入152上的信號，DAC 136將數字 QPSK調製信號轉換成模擬域並將轉換後的信號輸出至輸出70。在一 個實施方式中，DAC 136以系統時鐘68的頻率對數字QPSK調製信 號進行採樣並包括了位於6.552MHz或者5.85MHz的噪聲整形凹陷 (notch )。圖6為根據本發明的一個實施方式的圖5中的用於說明的插值 器定時電路138的較詳細概要框圖。插值器定時電路138為NICAM 處理器82產生輸出選通脈衝並在信號線94上提供上述選通脈衝。此 外，插值器定時電路138為SRRC濾波器130和插值器132產生輸出 選通脈衝，並在信號線146上提供上述選通脈衝。在一個實施方式中， 插值器定時電路138包括具有全加器的N比特加法器，其中N為比 特數。如圖6所示，N比特加法器包括具有全加器FA0， FA1，…， FA20, FA21, FA22和FA23的24比特加法器。處理器輸出選通脈 衝94對應於MSB全加器進位輸出(C023 )。此外，中斷選通脈衝 146對應於MSB-2全加器進位輸出(C021)。定時電路138還可以包 括一個或多個適當的累加器和/或寄存器。本發明的實施方式通過使用具有單一系統時鐘68的前端部分 (輸入和輸出部分(80， 84))解決了以上所討論的單晶片實現的問 題。此外，前端部分完全數位化，除抗混疊和重構濾波器52和56、 雙通道ADC 100和DAC 136的輸出緩衝器之外。在一個實施方式中，
系統時鐘頻率為由晶體振蕩器直接產生的24MHz，其他所有時鐘均通 過整數分頻器從該系統時鐘68導出。因此，無需PLL。 NICAM編碼 器的單片實現示於圖3。在一個替換的實施方式中，前端部分(82， 84 )和NICAM處理器82還可以嵌入在音頻/視頻集成電路晶片中。在一個實施方式中，前端輸入部分80和輸出部分84由輸入部分 系統時鐘和輸出部分系統時鐘驅動。這兩個時鐘可以為同一個或者可 以通過分頻器從同一時鐘導出。此外，NICAM處理器82可使用二者 中的任何時鐘。還是參照圖2、 3和4，在輸入至前端輸入部分80之前，信號(60， 62)經模擬抗混疊濾波器52低通濾波，然後由雙通道ADC 100採用 ADC時鐘(ADC CLK )採樣而^皮數位化。前端輸入部分80的ADC 100的解析度和採樣頻率必需以在最後的抽取器108的輸出端保證14 比特的解析度的方式選擇。ADC輸出(110， 112)在插值器102以因子N進行插值，並在 第 一抽取器104以因子M抽取。選擇因子N和M以使得這樣得到的 採樣率至少為32 kHz採樣率的3倍。以此方式，將模擬預加重濾波 器映射至數字域中產生能夠更精確地與由NICAM標準規定的相應的 模擬濾波器匹配的數字濾波器106。在一個實施方式中，預加重濾波 器106採用遞歸濾波器實現。預加重濾波器106的輸出在第二抽取器 108以因子P進行抽取。此外，選擇因子N、 M、 P的組合以使得第 二抽取器的輸出產生精確地以符合NICAM標準的32kHz採樣的信號。在一個實施方式中，系統時鐘68為24 MHz (圖2)。另外，本 發明的實施方式4吏得可以對於雙通道ADC IOO和DAC 136^f吏用同一 時鐘。另外，系統時鐘也被用於在信號線72上產生用於RF調製器 58的4MHz時鐘，這樣就通過避免使用第二晶體而簡化了 NICAM編 碼系統。24MHz時鐘直接由晶體振蕩器的產生，且所有其他數字均通 過整數分頻器而直接從該系統時鐘導出。因此，無需PLL。在一個實施方式中，ADC時鐘頻率(ADCCLK)為6MHz且插
值器102的插值因子N=2,這樣在插值器102的輸出產生12MHz的 採樣頻率(圖4 )。在一個替代實施方式中，可以通過使用直接以12MHz 時鐘驅動的ADC而避免插值。第一抽取器104以因子M=75抽取， 據此將採樣率降低至160kHz。注意，這樣的採樣率比最終釆樣率32K 高5倍，因此足夠高以保證相應的模擬濾波器至數字域的良好映射。 第二抽取器108的因子P為5。在選定上述插值和抽取因子的基礎上， 可以從6MHz的採樣頻率開始並達到符合NIC AM標準的32 kHz最終 採樣頻率，利用分頻器從24MHz單一系統時鐘派生出所有時鐘。在另一實施方式中，NICAM編碼器54嵌入在音頻/視頻集成電 路晶片中，其中前端部分(80， 84)的時鐘被選定為108MHz (即 4x27MHz)。雙通道ADC 100可由6.75MHz (即(108+16 ) MHz)時 鍾驅動。插值器102的插值因子N選定為16，從而產生108MHz的 採樣頻率。在一個替代實施方式中，利用在13.5MHz運行的更快的 ADC 100，插值器102的插值因子N可減小至8。抽取器104的抽取 因子M為675。以此方式，與此前相同，對預加重濾波器106以160 kHz採樣。此外，預加重濾波器106和預加重濾波濾波器106之後的 電路類似於此前實施方式中所述。因此，因子N、 M、 P為從各種系統時鐘產生32kHz帶來了足夠 的靈活性。關於前端輸出部分84 (圖3， 5和6),產生728 (比特率)或 者364kHz (符號速率)的採樣率的問題比產生前端輸入部分80的時 鐘的問題更複雜。這是因為，很不幸，數字728和364包含素數7和 13。素數7和13使得從可用的系統時鐘綜合出728或者364非常困 難，除非系統設計者願意接受高於300MHz量級的極高系統時鐘。解決上一段所述的問題的一個方法是，從可用的前端系統時鐘產 生只在平均意義上具有為728或364 kHz的值的時鐘。換言之，包含 於每個728或364 kHz周期中的系統時鐘個數不固定，而是在周期之 間略有變化。這也意味著每個符號的持續時間也略有變化。在一個實 施方式中，系統時鐘為24MHz,引入到符號速率上的抖動接近系統時
鐘的一個周期量級，或者約為符號周期的1.5%，並不會為系統性能 帶來不利影響。NICAM處理器82在每個lms幀中產生364個同相和364個正 交數據，分別提供至信號線90和92上。雖然l比特同相和正交數據 流是經正確計算的，但並非以理想的364 kHz輸出。如前所述，364 kHz 時鐘不能通過整數分頻從系統時鐘很容易地產生。相反，使用的是邊 沿與系統時鐘的邊沿一致的近似時鐘。在圖6中給出了說明性定時電路138，它可以為NICAM處理器 82和插值器(130， 132)產生輸出選通脈沖(94， 146)。累加器的 增量(A)由下式給出A = ROUND( 2 符號速率/系統時鐘頻率)(EQ-1) 由於增量在捨入(round)之前不是整數，與由前端輸入部分80 產生的定時相比，選通脈衝在每個lms幀中會出現在略微不同的時 刻。這將導致難以使前端輸入部分80和NICAM處理器82與前端輸 出部分84同步。但是，這個問題可以通過在規則的間隔m復位插值 器定時電路138的寄存器來解決。這些間隔等於在浮點實現中當寄存 器內容的取值將為零時或者在實用的定點實現中接近零的時間。 在24MHz的系統時鐘的情形中，間隔m由下式確定 m=k*$統時鐘/符號速率 (EQ-2 )其中，k為以使m為整數的方式而選擇的整數。 例如，如果系統時鐘為24 MHz， (EQ-2)變為 m=k*6000/91 (EQ-3) k為91或者91的倍數。因此寄存器以相當於6000個或者6000 的整數倍個24MHz時鐘周期的間隔復位。SRRC濾波器130 (圖5)為NICAM規範所規定的數字版的脈 衝整形濾波器。根據NICAM規範，有兩個要求 一個用於PALI系 統，另一個用於所有其他PAL和SECAM系統。在一個實施方式中， SRRC濾波器130利用同相和正交的有限沖擊響應濾波器(FIR)實 現。除了對數據進行整形外，SRRC濾波器130還以因子K對信號進 行插值。在一個實施方式中，系統數字68為24MHz， K值為4，在信號 線142和144上同分別以近似採樣率1.456MHz產生同相和正交 SRRC輸出。SRRC濾波器130之後接著插值器132，該插值器132 使用可變插值因子L對信號進行上採樣。對於24MHz的系統時鐘和 SRRC插值因子K=4，由可變插值器132引入的平均插值為(24/1.456 ) =16.48351648。在lms的幀期間，插值器132以16插值752次並以 17插值704次。換言之，對於系統時鐘68等於24MHz和SRRC插 值因子K等於4， 1/4符號周期內的系統時鐘68的數量等於16或17。 這意味著，通過設計，SRRC時鐘具有41.666ns ( —個24MHz周期) 的抖動。因此，這允許將SRRC輸出信號插值至24MHz。然後，混 頻器134將同相和正交的數據與正弦&餘弦發生器140的餘弦和負正 弦輸出相乘。如前所述，根據所選TV系統的需要，正弦&餘弦發生 器140可產生以24MHz採樣的6.552或5.85MHz的載波。然後加上 上述乘積，從而在信號線152上產生以24MHz採樣的數字QPSK調 制信號。然後通過以24MHz採樣的DAC 136，將數字QPSK調製信 號轉換至模擬域中，其噪聲整形凹陷位於6.552或5.85MHz。在另一實施方式中，系統時鐘68為27MHz， K=4。如同前面的 實施方式，SRRC濾波器130產生以接近1.456MHz插值的同相和正 交的輸出。可變插值器132將信號插值至27MHz。此時的平均插值為 (27/1.456)=18.54395604。在lms的幀期間，插值器以18插值644次， 以19插值792次。因此，這使得將SRRC輸出信號插值至27MHz。 同相和正交數據分別與正弦&餘弦發生器140的餘弦和負正弦輸出相 乘，從而可根據選定的TV系統的需要產生以27MHz採樣的6.552或 5.85MHz載波。然後加上輸送乘積，從而在信號線152上產生以 27MHz採樣的數字QPSK調製信號。然後通過以27MHz採樣的DAC 136,將數字QPSK調製信號轉換至模擬域中。在一個實施方式中DAC 136包括sigma畫delta DAC。 sigma-delta DAC包括位於t.552MHz或5.85MHz的噪聲整形凹陷。此外，
sigma-delta DAC輸出經模擬重構濾波器帶通濾波。如前所述，本發明的實施方式將多個系統時鐘減少為單一時鐘， 減少了系統實現的整體成本，將多個模擬模塊替代為適合的數字實 現。此外，根據本發明，實施方式還通過為VCR、 DVD播放器、解 碼器、機頂盒和其他音頻/視頻應用配備NICAM編碼器來解決了本領 域中的問題。事實上，由於NICAM編碼器與RF調製器一起可以通 過單個RF連接器替代21針SCART連接器或者三個音頻/視頻連接 器(視頻，左聲道，右聲道)來提供複合視頻和TV質量的立體聲， NICAM編碼器可以應用於DVD播放器、立體聲VCR、機頂盒、遊 戲機以及單機裝置，從而簡化了典型的家庭娛樂布線結構並還允許其 連接到遠程電視機。通過使用具有根據本發明的實施方式的內建 NICAM編碼器的裝置，許多音頻/視頻應用可通過同軸電纜連接至機 頂盒並接收立體聲。而且，典型的家庭娛樂布線可大大簡化。本發明的實施方式使得編碼器可以以較低價格生產。因此，使得 NICAM編碼器可被廣泛使用於消費類電子產品中。而且，本發明的 實施方式通過包含一種前端，該前端提供了比此前所知成本效率更高 的NICAM編碼器實現，由此解決了該問題。在前述說明中，通過參考各種實施方式說明了本發明。但是，本 領域的一般技術人員會理解，在不偏離所附權利要求所提出的本發明 的實施方式的範圍的前提下，可以進行各種改動和修正。因此，說明 和附圖應視為說明性的而非限定性的，所有此類修改包含於本實施方 式的範圍內。例如，本發明的一個實施方式包括用於音頻/視頻消費類 電子的立體聲音頻編碼器。該實施方式還包括具有前端的NICAM編 碼器，該NICAM編碼器包括單片NICAM編碼器。本發明的實施方 式還包括含有帶上述前端的NICAM編碼器的集成電路。以上通過具體實施方式
對發明的好處、其他優點以及問題的解決 方法進行了說明。但是，這些好處、優點、問題的解決方案以及會導 致任何好處、優點或者解決方案的出現或者更加顯著的任何要素，將 不應被解釋為關鍵的、需要的或者本質的特徵或者任何或所有權利要求的要素。此處所用術語"包含"、"包括，，或者其他任何變體，意指非 排他的包含，使得包含要素清單的工藝、方法、物質、或者裝置不僅 僅包括這些要素，還可包括其他未清晰列出的要素或者該工藝、方法、 物質或者裝置固有的要素。
權利要求
1.一種NICAM編碼器，包括NICAM處理器；耦合至NICAM處理器的前端部分，其中前端部分利用從單一系統時鐘的整數分頻導出的定時來同步前端部分和NICAM處理器，前端部分包括前端輸入部分和前端輸出部分，其中前端輸入部分耦合至NICAM處理器的輸入端，前端輸出部分耦合至NICAM處理器的輸出端，其中前端輸入部分包含以下之一(a)因子為N的插值器、因子為M的第一抽取器、預加重濾波器、以及因子為P的第二抽取器，其中插值器耦合至第一抽取器，第一抽取器耦合至預加重濾波器，預加重濾波器耦合至第二抽取器，或者(b)雙通道模擬-數字轉換器(ADC)、因子為N的插值器、因子為M的第一抽取器、預加重濾波器、以及因子為P的第二抽取器，其中ADC耦合至插值器，插值器耦合至第一抽取器，第一抽取器耦合至預加重濾波器，預加重濾波器耦合至第二抽取器。
2. 權利要求1中記載的NICAM編碼器，其中，NICAM處理器以728kHz或者364kHz的採樣頻率工作，前端 部分包括具有32kHz的採樣頻率的輸出的前端輸入部分和具有 24MHz或者27MHz的採樣頻率的輸出的前端輸出部分。
3. 權利要求1中記栽的NICAM編碼器，其中，雙通道ADC具有優於14比特的初始解析度並以14比特的分辨 率提供前端輸入部分的輸出。
4. 權利要求1中記載的NICAM編碼器，其中， 預加重濾波器以大於32kHz的頻率工作。
5. 權利要求1中記載的NICAM編碼器，其中， 前端輸出部分包括具有插值因子K的數字方根升餘弦(SRRC)濾波器、具有可變插值因子L的可變插值器、數字混頻器、數字-模擬轉換器(DAC)、以及正弦&餘弦發生器，其中SRRC濾波器耦合 至可變插值器，可變插值器耦合至混頻器，混頻器耦合至DAC和正 弦&餘弦發生器。
6. 權利要求5中記載的NICAM編碼器，還包括插值器定時電路，該插值器定時電路耦合至SRRC濾波 器、可變插值器、以及NIC AM處理器，其中插值器定時電路向NIC AM 處理器、SRRC濾波器和可變插值器提供選通脈衝。
7. 權利要求6中記載的NICAM編碼器，其中， 插值器定時電路產生用於NICAM處理器和SRRC濾波器的第一選通脈衝信號並產生用於SRRC濾波器和插值器的第二選通脈沖 信號，其中插值器定時電路具有包括全加器的N比特加法器，其中N 為預定的比特數。
8. 權利要求6中記載的NICAM編碼器，其中， 插值器定時電路提供選通脈衝以通過以規則的間隔將插值器定時電路的插值器定時電路寄存器復位來使NICAM處理器與前端輸出 部分同步。
9. 權利要求1中記載的NICAM編碼器，其中， NICAM處理器和前端部分包括單集成電路晶片實現。
10. 權利要求1中記載的NICAM編碼器，其中， NICAM處理器和前端部分嵌入在音頻/視頻集成電路中。
11. 一種NICAM編碼方法，包括 進行NICAM處理；將前端處理耦合至NICAM處理，其中前端處理利用從單一系統 時鐘導出的定時來同步前端處理和NICAM處理，該系統時鐘是可整 數分頻的，其中，前端處理包括前端輸入處理和前端輸出處理，前端輸入處 理耦合至NICAM處理的輸入，前端輸出處理耦合至NICAM處理的 輸出，前端輸入處理包括使用雙通道模擬-數字轉換器(ADC)、因子為N的插值器、因子為M的第一抽取器、預加重濾波器、以及因 子為P的第二抽取器，其中ADC耦合至插值器，插值器耦合至第一 抽取器，第一抽取器耦合至預加重濾波器，預加重濾波器耦合至第二 抽取器。
12. 權利要求11中記載的NICAM編碼方法，其中， NICAM處理以728kHz或者364kHz的釆樣頻率工作，前端處理包括以32kHz釆樣頻率工作的前端輸入處理和以24MHz、27MHz、 或108MHz之一的採樣頻率工作的前端輸出處理。
13. 權利要求11中記載的NICAM編碼方法，其中，雙通道ADC具有優於14比特的初始解析度並以14比特的分辨 率提供前端輸入處理的輸出。
14. 權利要求11中記載的NICAM編碼方法，其中， 預加重濾波器以大於32kHz的頻率工作。
15. 權利要求11中記載的NICAM編碼方法，其中， 前端輸出處理包括使用具有插值因子K的數字方根升餘弦(SRRC)濾波器、具有可變插值因子L的可變插值器、數字混頻器、 數字-模擬轉換器(DAC)、以及正弦&餘弦發生器，其中SRRC濾 波器耦合至可變插值器，可變插值器耦合至混頻器，混頻器耦合至 DAC和正弦&餘弦發生器。
16. 權利要求15中記載的NICAM編碼方法，其中， 前端輸出處理還包括使用插值器定時電路，其中插值器定時電路耦合至SRRC濾波器、可變插值器、以及NICAM處理，插值器定時 電路向NICAM處理、利用SRRC濾波器進行的SRRC濾波和利用可 變插值器進行的可變插值提供選通脈衝。
17. 權利要求16中記載的NICAM編碼方法，其中， 插值器定時電路產生用於NICAM處理和SRRC濾波的第一選通脈衝信號並產生用於SRRC濾波和可變插值的第二選通脈衝信號， 插值器定時電路具有包括全加器的N比特加法器，其中N為預定的 比特數。
18. 權利要求16中記栽的NICAM編碼方法，其中， 插值器定時電路提供選通脈衝以通過以規則的間隔m將插值器定時電路的插值器定時電路寄存器復位來使前端輸入處理以及 NICAM處理與前端輸出處理同步，其中間隔m相當於在使用了浮點 增量的情況下寄存器內容呈零值的時間。
19. 權利要求11中記載的NICAM編碼方法，其中， NICAM處理和前端處理通過單集成電路晶片實現來執行。
20. 權利要求ll中記載的NICAM編碼方法，其中， NICAM處理和前端處理嵌入於音頻/一見頻集成電路中。
全文摘要
NICAM編碼器(54)包括NICAM處理器(82)和連接至NICAM處理器的前端部分(80，84)。前端部分被配置成以可整數分頻的系統時鐘(68)工作，以便系統時鐘可以同時用於NICAM處理器(82)和前端部分(80，84)兩者。
文檔編號H03M1/12GK101164239SQ200680013835
公開日2008年4月16日 申請日期2006年4月28日 優先權日2005年4月29日
發明者大衛·P.·萊斯特, 阿蘭·P.·秦, 魯希阿諾·佐索 申請人:飛思卡爾半導體公司