基線漂移校正系統及方法

2023-05-19 13:19:21

專利名稱：基線漂移校正系統及方法
技術領域：
本發明涉及一種基線漂移(baseline wander)校正，特別是涉及一種通訊接收器的基線漂移校正系統及方法。
背景技術：
乙太網絡為一種廣泛使用的計算機網絡技術，可用以建構區域網路。例如，快速乙太網絡或100BASE-TX的傳送速率可達每秒100兆位。在傳送端，數據在傳送之前會通過一變壓器。在接收端，數據在被接收器接收之前還會經過另一變壓器。然而，變壓器本身形同高通濾波器，其會衰減或阻隔傳送信號的直流成份，因而產生基線漂移效應。接收端的信號波形的基線會受到基線漂移效應的影響，特別是對於一長串的正或負封包。有一些傳統方法可用以克服基線漂移效應。方法之一是使用模擬至數字轉換器 (ADC)，將接收的模擬信號轉換為數位訊號。接著，使用基線漂移校正機制以同時對接收信號進行模擬域及數字域的校正。然而，由於模擬至數字轉換器本身具時間延遲(latency)， 特別是管線(pipeline)式模擬至數字轉換器。因此，通常會使用延遲線或電路以保持 (hold)模擬信號，這將造成整體電路面積的增大及消耗功率的增加。鑑於傳統基線漂移校正系統不具有成本效益，因此亟需提出一種新穎的基線漂移校正機制，用以降低晶片面積及其消耗功率。

發明內容
鑑於上述，本發明實施例的目的之一在於提出一種基線漂移校正系統及方法，其具有簡化架構、較小晶片面積及較小的功率消耗。根據本發明實施例，基線漂移(BLW)校正系統包括模擬至數字轉換器(ADC)、切片器(slicer)、基線漂移(BLW)校正單元及校正控制器。模擬至數字轉換器(ADC)將模擬輸入轉換為數字輸出。切片器將數字輸出映射至多個默認值的其中之一。基線漂移(BLW)校正單元根據切片器的輸入與輸出的差值，產生基線漂移(BLW)校正值。校正控制器根據BLW 校正值以產生細校正值及粗校正值。其中，細校正值用以校正模擬至數字轉換器的數字輸出，且粗校正值用以校正模擬至數字轉換器的模擬輸入。


圖1的方塊圖顯示本發明實施例的通訊接收器的基線漂移校正系統。圖2例示BLW校正值、細校正值及粗校正值。圖3A的流程圖顯示細校正值和粗校正值的產生方法。圖;3B例示根據圖3A流程所產生的數值。圖4A顯示圖3A中調整細/粗校正值的步驟的詳細流程圖。圖4B例示(截斷後)BLW校正值的幅度M、細校正值F及粗校正值C的關係。主要元件符號說明
8加法器9切片器10基線漂移(BLW)校正單元11粗/細校正控制器12模擬至數字轉換器(ADC)13加法器14模擬增益/偏移(gain/offset)電路15數字增益電路16均衡器30-36步驟41-58步驟DOF細交換區AOF粗交換區AOFM粗校正值的幅度OFFSBLW校正值的交換區S符號位M(BLW校正值的)截斷後幅度F細校正值C粗校正值ASTEP最小粗校正步距
具體實施例方式圖1的方塊圖顯示本發明實施例的通訊接收器的基線漂移校正系統。基線漂移校正系統可適用於乙太網絡接收器，但不限定於此。在本實施例中，基線漂移(BLW)校正單元10根據切片器(slicer)9的輸入及輸出差值以產生BLW校正值，其中該差值可由加法器8得到。BLW校正單元10可由傳統技術來實施，例如低通濾波器。一般來說，切片器為一種可將輸入映射至多個默認值之一的裝置。根據本實施例的特徵之一，粗/細校正控制器11從BLW校正單元10接收BLW校正值。根據該BLW校正值，粗/細校正控制器11可產生細校正值及粗校正值，其中細校正值包括BLW校正值中的多個較低有效位(LSB)，而粗校正值則包括BLW校正值中的多個較高有效位(MSB)。細校正值與粗校正值之間具有位間重疊或稱為交換(swap)。該交換區的寬度可以為二位寬度，但不限定於此。圖2例示BLW校正值、細校正值及粗校正值。在此圖式中，數字「1」代表2—1位，數字「2」代表2_2位，以此類推。細校正值中的細交換區標示為 D0F，而粗校正值中的粗交換區則標示為A0F。細校正值用以校正模擬至數字轉換器(ADC) 12的數字輸出，其可經由位於模擬至數字轉換器12之後的加法器13以進行校正。另一方面，粗校正值用以校正模擬至數字轉換器12的模擬輸入，其可經由位於模擬至數字轉換器12之前的模擬增益/偏移(gain/ offset)電路14以進行校正。圖1的BLW校正系統的操作原理如下。首先，使用具零值DOF的細校正值以進行數字方式的細校正，此時的粗校正值為零。一旦細交換區DOF的值變為非零(例如01)時， 則將非零DOF複製到粗交換區A0F，據以進行模擬方式的粗校正。由於模擬至數字轉換器 12 一般具有時間延遲，特別是管線式模擬至數字轉換器，因此非零AOF要一直等到延遲時間過後才會產生效果。屆時，必須以相當於非零AOF的值來降低細交換區DOF的值(例如從01降低為00)，以避免過度校正。換句話說，當延遲時間過後，細交換區DOF必須予以回復，使得細校正值及粗校正值之和大致等於BLW校正值。根據上述BLW校正原理，模擬增益/偏移電路14即不需經常地調整。換句話說， 模擬增益/偏移電路14的切換頻率可較傳統BLW校正系統來得低。因此，可有效降低消耗功率。再者，模擬增益/偏移電路14的電路設計複雜度及電路面積也能有效降低。圖1所示的BLW校正系統還可包括數字增益電路15，其接收加法器13的校正數字輸出。值得注意的是，加法器13和數字增益電路15的配置順序可以互相交換。此外，位於加法器13或數字增益電路15之後的均衡器16可進行加法器13或數字增益電路15的輸出的均衡化。均衡器16的輸出則饋送至切片器9。圖3A的流程圖顯示細校正值和粗校正值的產生方法，而圖3B例示根據圖3A流程所產生的數值。在步驟30，自BLW校正單元10接收BLW校正值。該BLW校正值在步驟31 轉換為符號/幅度(sign/magnitude)格式，如圖所示。經轉換的BLW校正值寬度為11 位，其第一位為符號位S，其中數字「1」代表2—1位，數字「2」代表2_2位，以此類推，且該BLW 校正值被歸一化(normalize)至數值「1」。接著，在步驟32，將轉換後BLW校正值的一個或多個較低有效位(LSB)予以截斷 (truncate)，使得截斷後幅度M的位寬度較模擬至數字轉換器(ADC)的幅度位寬度多一個位。例如，如圖3B所例示，ADC輸出具有七個幅度位，而BLW校正值的截斷後幅度則具有八個位。在步驟33，獲得BLW校正值的最大變化量。在此例子中，最大變化量 LT的整數η 為3。接下來，在步驟34，根據最小粗校正步距ASTEP以決定細/粗交換區D0F/A0F，其中，ASTEP可依據下式得到ASTEP = 2_m · 2n = 2_4。對於圖所示的例子，細/粗交換區 D0F/A0F為2位寬，亦即2_3-2_4(或位3-4)。因此，細校正值由位3-8組成，亦即2_3-2_8，其中，細交換區DOF由位3-4組成，亦即2_3-2_4。粗校正值由位1-4組成，亦即廣力―4，其中， 粗交換區AOF由位3-4組成，亦即2_3-2_4。在圖:3B中，比粗交換區AOF更高的有效位標記為AOFM，BLff校正值的截斷後幅度M的交換區則標記為0FFS。在步驟35，根據BLW校正值的截斷後幅度M、最小粗校正步距ASTEP及延遲時間 LT，對細校正值及粗校正值進行適應性(adaptively)調整。步驟35將於以下內容配合圖 4A及圖4B作進一步說明。在將調整後細/粗校正值分別饋送至加法器13及模擬增益/偏移電路14以進行數字/模擬校正之前，該調整後細/粗校正值被轉換回2的補碼格式，以適用於模擬至數字轉換器(ADC) 12 (步驟36)。圖4A顯示圖3A的步驟35 (亦即調整細/粗校正值)的詳細流程圖，而圖4B則例示(截斷後)BLff校正值的幅度M、細校正值F及粗校正值C的關係。
在步驟41，當M = 2 · ASTEP時，在步驟42，調整細校正值F，將粗校正值C增值 (increment)，且啟動延遲時間(LT)計時器。在延遲時間計時器計時完成之前(例如圖4B 的時間x+LT之前)，僅有細校正值F對於BLW校正產生效果，而粗校正值C則尚未產生效^ ο當延遲時間計時器計時完成時(例如圖4B的時間x+LT)(步驟43)，粗校正值C開始產生效果，因此，必須將細交換區DOF予以減值(decrement)(步驟44)，如圖4B所示。細校正值F及延遲時間之後的粗校正值C之和大致等於BLW校正值的幅度M，可表示為M(n) =F(η) +C(n-LT)，其中η代表時間。接著，在步驟45，當幅度的變化量ΔΜ=1 *ASTEP(步驟46)且無飽和(saturation)情形(亦即，粗校正值C沒有溢位)時(步驟47)，則增加細校正值F、將粗校正值C予以增值且啟動延遲時間計時器(步驟48)。當延遲時間計時器計時完成時(步驟49)，粗校正值C會發生效果，因此必須將細交換區DOF予以減值(步驟50)。另一方面，如果粗校正值C飽和，則不改變C值和F值(步驟51)。類似的情形，在步驟52，當ΔΜ<-1 *ASTEP且粗校正值為非零時(步驟53)，則減少細校正值F、將粗校正值C予以減值且啟動延遲時間計時器(步驟M)。當延遲時間計時器計時完成時(步驟陽)，粗校正值C會發生效果，因此必須將細交換區DOF予以減值(步驟 56)。另一方面，當粗校正值C為零(步驟53)且細交換區DOF為非零(步驟57)時，則將細交換區DOF予以減值(步驟58)。否則，當粗校正值C (步驟53)及細交換區DOF (步驟 57)皆為零時(亦即，M< 1 · ASTEP)，則流程返回至開始的步驟41。根據上述實施例，使用細校正值及粗校正值得以有效地校正BLW效應。如前所述， 模擬增益/偏移電路14不需經常地調整，因此其切換頻率可較傳統BLW校正系統來得低。 再者，本發明實施例省略傳統管線式模擬至數字轉換器中，為了補償其延遲時間所需的龐大延遲線或電路。以上所述僅為本發明的優選實施例而已，並非用以限定本發明的保護範圍；凡其它未脫離發明所揭示的精神下所完成的等效修改或變型，均應包括在權利要求的範圍內。
權利要求
1.一種基線漂移校正系統，包括模擬至數字轉換器，用以將模擬輸入轉換為數字輸出； 切片器，用以將所述數字輸出映射至多個默認值的其中之一； 基線漂移校正單元，根據所述切片器的輸入與輸出的差值，產生基線漂移校正值；及校正控制器，根據所述基線漂移校正值產生細校正值及粗校正值； 其中所述細校正值用以校正所述模擬至數字轉換器的數字輸出，且所述粗校正值用以校正所述模擬至數字轉換器的模擬輸入。
2.如權利要求1所述的基線漂移校正系統，其中上述細校正值包括所述基線漂移校正值的多個較低有效位；所述粗校正值包括所述基線漂移校正值的多個較高有效位；所述細校正值與所述粗校正值之間具有位間的交換區，其對應至所述細校正值的細交換區，及對應至所述粗校正值的粗交換區。
3.如權利要求2所述的基線漂移校正系統，當上述模擬至數字轉換器的延遲時間過後，則調整所述細交換區，使得所述細校正區與所述粗校正區之和等於所述基線漂移校正值。
4.如權利要求1所述的基線漂移校正系統，還包括加法器，用以將所述模擬至數字轉換器的數字輸出加至所述細校正值。
5.如權利要求1所述的基線漂移校正系統，還包括模擬增益/偏移電路，位於所述模擬至數字轉換器之前，根據所述粗校正值，以調整所述模擬輸入的增益或偏移。
6.如權利要求4所述的基線漂移校正系統，還包括數字增益電路，位於所述加法器之後。
7.如權利要求6所述的基線漂移校正系統，還包括均衡器，位於所述數字增益電路之後，但位於所述切片器之前。
8.一種基線漂移校正方法，包括執行模擬至數字轉換，用以將模擬輸入轉換為數字輸出； 接收基線漂移校正值；及根據所述基線漂移校正值產生細校正值及粗校正值；其中所述細校正值用以校正所述數字輸出，且所述粗校正值用以校正所述模擬輸入。
9.如權利要求8所述的基線漂移校正方法，其中上述基線漂移校正值根據切片器的輸入與輸出的差值來產生。
10.如權利要求8所述的基線漂移校正方法，其中上述細校正值包括所述基線漂移校正值的多個較低有效位；所述粗校正值包括所述基線漂移校正值的多個較高有效位；所述細校正值與所述粗校正值之間具有位間的交換區，其對應至所述細校正值的細交換區，及對應至所述粗校正值的粗交換區。
11.如權利要求10所述的基線漂移校正方法，當上述模擬至數字轉換的延遲時間過後，則調整所述細交換區，使得所述細校正區與所述粗校正區之和等於所述基線漂移校正值。
12.如權利要求8所述的基線漂移校正方法，還包括將所述數字輸出加至所述細校正值。
13.如權利要求8所述的基線漂移校正方法，還包括根據所述粗校正值，以調整所述模擬輸入的增益或偏移。
14.如權利要求12所述的基線漂移校正方法，還包括調整所述數字輸出與所述細校正值之和的增益。
15.如權利要求8所述的基線漂移校正方法，其中上述產生所述細校正值及所述粗校正值的步驟包括轉換所述基線漂移校正值成為符號/幅度格式；截斷所述轉換後基線漂移校正值的一個或多個較低有效位，使得所述截斷後幅度的位寬度較所述模擬至數字轉換的數字輸出多一個位； 得到所述基線漂移校正值的最大變化量； 根據最小粗校正步距，以決定所述細/粗交換區；及根據所述基線漂移校正值的截斷後幅度、所述最小粗校正步距及所述模擬至數字轉換的延遲時間，調適地調整所述細校正值及所述粗校正值。
16.如權利要求15所述的基線漂移校正方法，還包括將所述調整後細/粗校正值轉換回2的補碼格式。
全文摘要
本發明公開了一種基線漂移(BLW)校正系統及方法。模擬至數字轉換器(ADC)將模擬輸入轉換為數字輸出，且切片器(slicer)將數字輸出映射至多個默認值的其中之一。基線漂移(BLW)校正單元根據切片器的輸入與輸出的差值，產生基線漂移(BLW)校正值。校正控制器根據BLW校正值以產生細校正值及粗校正值。其中，細校正值用以校正模擬至數字轉換器的數字輸出，且粗校正值用以校正模擬至數字轉換器的模擬輸入。
文檔編號H03M1/10GK102480292SQ20101056263
公開日2012年5月30日 申請日期2010年11月25日 優先權日2010年11月25日
發明者林志馮 申請人:承景科技股份有限公司