一種低功耗4H‑SiC電壓控制型功率半導體器件的製作方法
2023-05-19 01:07:28 2
本發明屬於高壓電力電子
技術領域：
，涉及電壓控制型功率半導體器件，涉及減小4H-SiC/SiO2界面態密度、提高4H-SiC電壓控制型功率半導體器件反型層遷移率、降低4H-SiC電壓控制型功率半導體器件的導通和開關損耗、穩定4H-SiC電壓控制型功率半導體器件閾值電壓的方法。特別地，本發明是採用引入三價元素和五價元素的方法來改善4H-SiC電壓控制型功率半導體器件反型層遷移率，具體的是一種低功耗4H-SiC電壓控制型功率半導體器件。
背景技術：
：：長期以來，矽(Si)材料一直在半導體領域佔據著主導地位，並應用於高溫、高頻電路當中。但隨著技術的進步和應用領域的擴展，在一些要求苛刻的領域如航空航天、軍工、石油勘探、核工業和通訊等，由於其超大功率、高溫高頻以及強輻射的環境條件，傳統的矽(Si)和砷化鎵(GaAs)半導體材料出於自身結構和特性等原因，越來越顯得「力不從心」。相比於傳統的半導體材料，4H碳化矽(4H-SiC)具有以下幾個優勢：(1)化學性質穩定，可以通過熱氧化生成優質的絕緣層；(2)電子飽和速度高，使得4H-SiC器件的導通損耗相當低；(3)熱導率是Si的3倍，臨界擊穿電場是Si的10倍，不僅提高了器件的散熱特性，而且使得4H-SiC器件的耐壓容量、工作頻率和電流密度都得到了較大提高。更為重要的是，在第三代寬禁帶半導體材料中，4H-SiC是唯一能通過熱氧化生長SiO2絕緣層的半導體材料，且形成的SiO2質量和在Si上形成的SiO2無任何差別，質地緊密且缺陷少，因而能和當今主流的Si工藝線相兼容。這些特性使4H-SiC材料用於製造諸如MOSFET、IGBT、MCT之類的功率半導體器件來說是Si的理想替代物，而這些功率半導體器件對於應用在高壓、高頻、高溫環境下是非常適合的。目前，困擾基於4H-SiC電壓控制型功率半導體器件發展的一個突出問題是器件的反型層遷移率很低、導通電阻很高、開關和導通損耗大。未經任何鈍化處理的4H-SiC電壓控制型功率半導體器件的遷移率低於10cm2/Vs，不到4H-SiC體遷移率的1％。目前絕大多數觀點認為這是由於在4H-SiC電壓控制型功率半導體器件的SiC/SiO2界面存在很高的缺陷密度造成的，在器件工作過程中，缺陷捕獲了大量的自由載流子，降低了器件的電流密度，並且，這些被捕獲的載流子作為庫侖散射中心，進一步阻礙溝道載流子的運動，降低了器件的反型層遷移率，增加了器件的開關損耗。因而在4H-SiC電壓控制型功率半導體器件的研究過程中，大量的努力和不同的實驗方法被開發用來降低SiC/SiO2界面態密度，以期取得好的開關特性。在由SaritDhar等人於2010年在IEEETransactionsonElectronDevices上第57卷發表的《AStudyonPre-OxidationNitrogenImplantationfortheImprovementofChannelMobilityin4H-SiCMOSFETs》文章中，公開了通過在P型4H-SiC襯底上採用氮離子注入減小SiC/SiO2界面態密度、提高4H-SiCMOSFET反型層遷移率、降低損耗的方法，並且指出隨著SiC/SiO2界面氮濃度的增加，界面態密度減小，反型層遷移率增加，其不足之處在於，器件的閾值電壓不斷減小、甚至出現負值的現象，這無法在實際應用中使用，不具備實際使用價值，所以本領域的技術人員根本不會使用該技術生產器件。在由DaiOkamoto等人於2014年在IEEETransactionsonElectronDevices上第35卷發表的《ImprovedChannelMobilityin4H-SiCMOSFETsbyBoronPassivation》(用硼鈍化提高4H-SiCMOSFETs反型層遷移率)文章中，公開了先使用幹氧氧化技術生成氧化層，然後在P型襯底上通過硼鈍化工藝減小SiC/SiO2界面態密度、提高4H-SiCMOSFET遷移率的方法，其不足之處在於，整個氧化層為摻硼的SiO2，降低了SiO2的穩定性，增加了器件的洩漏電流，導致器件的損耗增加，因而不利於器件的實際應用。中國發明專利，公開號：CN105206513A，公開日：2015.12.30，公開了用氮和硼改善4H-SiCMOSFET反型層遷移率的方法，屬於微電子
技術領域：
。步驟如下：A、採用離子注入工藝將五價元素氮植入到4H-SiC外延層表面；B、採用溼氧氧化工藝形成柵氧化層；C、採用擴散工藝將三價元素硼植入到外延層與氧化層的界面；擴散工藝的溫度為950℃，時間為1.5-2.5小時，確保硼摻雜劑在熱動力的驅使下能穿透柵氧化層到達4H-SiC/SiO2界面；硼擴散工藝後，在惰性氣體的保護下退火。其不足之處在於，該專利是將整個柵氧化層都摻了高濃度的硼，而硼在一定程度上能改變氧化層的性質，降低氧化層的質量，增加器件的洩漏電流，增加器件閾值電壓的不穩定性，這會阻礙該方法的推廣使用；另外，在4H-SiC外延層表面注入氮，會降低器件的閾值電壓，並有可能形成負值，根本無法使用，儘管通過氧化層來擴散硼抵消注入氮對閾值電壓的影響，但是該擴散溫度比較低，而且硼在4H-SiC中的擴散係數沒有鋁的高，因而此種方法形成的硼在4H-SiC外延層中的深度很小，不足5nm，濃度也非常低，不足1×1014cm-3，對抵消因氮注入而降低閾值電壓的不利影響的效果微乎其微。技術實現要素：：1.要解決的技術問題針對現有技術中4H-SiC電壓控制型功率半導體器件的反型層遷移率低、開關損耗大的問題，提出一種低功耗4H-SiC電壓控制型功率半導體器件。該方法不但能夠大幅提高4H-SiC電壓控制型功率半導體器件反型層的遷移率、降低4H-SiC電壓控制型功率半導體器件開關損耗和導通損耗，而且能夠使4H-SiC電壓控制型功率半導體器件的閾值電壓也控制在合適的範圍之內。2.技術方案一種低功耗4H-SiC電壓控制型功率半導體器件，包括外延層與氧化層，在外延層表面有五價元素氮的注入層和三價元素的擴散層。優選地，氮注入層的厚度為18-20nm。優選地，三價元素為鋁，鋁在外延層中的擴散深度為10-20nm，即三價元素所形成的擴散層的深度為10-20nm。優選地，三價元素鋁在外延層(12)中的濃度呈高斯分布，峰值濃度範圍為2×1017-1×1018cm-3。一種低功耗4H-SiC電壓控制型功率半導體器件的製備方法，其主要步驟如下：A、採用高溫擴散工藝將三價元素植入到4H-SiC外延層表面，形成擴散層；B、利用幹法刻蝕工藝減薄高溫擴散工藝所生長的氧化層；C、利用減薄後的氧化層作為掩蔽層，採用離子注入工藝將五價元素氮植入到外延層與氧化層的界面，形成氮注入層；D、利用幹氧氧化工藝將氧化層生長至所需要的厚度；E、在4H-SiC晶片上鍍上金屬層，並採用剝離工藝形成金屬電極，隨後用快速退火的方法形成性能良好的歐姆接觸。優選地，步驟A是區別於常規擴散工藝的高溫擴散，擴散溫度在1500℃～1800℃之間，以此來保證鋁在4H-SiC外延層中的分布深度為10-20nm，溫度越高，擴散時間越短，擴散效果越好。優選地，高溫擴散後的鋁原子在外延層中的濃度呈高斯分布，峰值濃度範圍為2×1017-1×1018cm-3，同時生長的氧化層為摻鋁的SiO2。優選地，步驟B中的減薄工藝採用等離子體幹法刻蝕技術，精確控制刻蝕後的氧化層厚度為18-20nm。優選地，步驟A中的三價元素為鋁或硼。優選地，高溫擴散後的鋁原子在4H-SiC外延層中的形狀呈高斯分布，峰值濃度範圍為2×1017-1×1018cm-3。優選地，步驟B中等離子體刻蝕氣體採用CHF3+CF4的組合氣體，步驟C中經激活的氮在4H-SiC外延層表面的濃度為3×1018-1×1019cm-3，深度範圍為18-20nm。優選地，步驟D中的幹氧氧化的溫度範圍為1100℃-1250℃，氧化時間範圍1.5-2小時，生長的氧化層的厚度為30nm。優選地，鋁摻雜劑由氮化鋁和三氧化二鋁按照1:1的重量比例組成.優選地，鋁離子注入後，在惰性氣體的保護下、1550℃的溫度進行退火。優選地，步驟C中的離子注入後和步驟D中的幹氧氧化後需進行退火處理，採用的保護氣體為氬氣。3.有益效果相比現有技術，本發明具有如下優點：1)採用高溫擴散工藝，一方面能將鋁原子植入到4H-SiC外延層表面內，同時也生長摻了鋁的SiO2。鋁是SiO2的網絡形成體和修飾體，能減輕SiC/SiO2的界面應力，降低SiC/SiO2的界面態密度；另一方面，對於n溝道4H-SiC電壓控制型功率半導體器件的P型外延層而言，植入的鋁是正摻雜，能提高n溝道器件的閾值電壓；2)起反摻雜作用的氮，會減小n溝道增強型4H-SiC電壓控制型功率半導體器件的閾值電壓，這不利於器件的應用，引入的三價元素鋁，能抵消由於引入的五價元素氮對4H-SiC電壓控制型功率半導體器件閾值電壓的影響，4H-SiC電壓控制型功率半導體器件的閾值電壓會控制在合適的範圍之內，因而4H-SiC電壓控制型功率半導體器件能正常工作；對於p型溝道器件而言，鋁是反摻雜，降低器件的閾值電壓，而注入的氮是正摻雜、提高器件的閾值電壓，因而兩者的作用互相抵消，能穩定p溝道器件的閾值電壓；3)鋁作為SiO2的網絡形成體，比現有技術採用的硼，鋁摻雜的SiO2的穩定性更好，降低SiC/SiO2的界面態密度的效果也更好；並且鋁在SiC中的擴散係數比硼的係數高，尤其是在超過1500℃的高溫下，效果更為明顯，在要求相同的摻雜濃度和擴散結深的情況下，用鋁代替硼能縮短擴散時間、節省能源、提高生產效率、降低高溫對設備的損害；在本專利的擴散工藝中，採用三價元素鋁，與三價元素硼相比，由於鋁的高溫擴散係數比硼的高，形成本專利外延層的三價元素擴散層，硼擴散需要3-5小時，而鋁擴散時間需要2-4小時，因而用鋁作為三價元素的擴散劑，縮短器件生產周期的同時，生產效率提高了20％，能耗降低了20％，節約成本；本專利是直接在4H-SiC外延層表面採用超過1500℃的溫度來擴散鋁，擴散深度和濃度都比硼的高，效果比公開號為CN105206513A專利要好得多；4)採用超過1500℃的高溫擴散，能起到將鋁植入到4H-SiC外延層和生長氧化層的雙重目的，同時該氧化層也作為後續氮離子注入工藝的掩蔽層，因而減少了工藝步驟和工藝設備；5)本發明採用先鋁擴散後氮離子注入工藝，並採用等離子體刻蝕工藝減薄氧化層，這樣既能提高器件的反型層遷移率，又能穩定、甚至提高器件的閾值電壓；同時，採用等離子體刻蝕能精確控制減薄後的氧化層厚度，比傳統的溼法腐蝕而言，精度更高、表面粗糙度更低，有利於後續離子注入的氮在4H-SiC/SiO2界面均勻分布；6)本發明所設計的4H-SiC電壓控制型功率半導體器件的氧化層，只是部分厚度的SiO2摻了鋁，儘管鋁在一定程度上影響了SiO2的穩定性，但是後續幹氧氧化生長的SiO2厚度佔整個氧化層厚度的五分之三，並且該氧化層經退火處理，質地緻密、質量良好，大大降低氧化層的洩漏電流和不穩定性；7)本發明採用先擴散鋁後離子注入氮製備的4H-SiC電壓控制型功率半導體器件，在功耗方面降低了60-78％，閾值電壓能穩定在2V以上，特別適合高頻、高溫、高功率的應用場合；8)現有技術中氧化層是一次性生長而成，本發明為降低器件的功耗，先生長出一定厚的氧化層，然後通過幹法刻蝕工藝進行減薄。傳統的氧化層減薄和去除工藝是溼法腐蝕，幹法刻蝕工藝一般是用於微細加工，用於更精確的圖形轉移，一般不用於功率器件柵氧層這種大面積的圖形減薄，但是本發明中採用幹法刻蝕，可以精確控制減薄的氧化層厚度，也不會像溼法腐蝕對柵氧層的側牆形成鑽蝕，保證柵氧層的完整性，並且形成更為平整的表面，為後續電極製備形成更好的條件，而且也不會增加工藝成本；9)本發明對基於4H-SiC材料的MOSFET、IGBT、MCT這類帶有絕緣柵的電壓控制型功率半導體器件及其派生器件皆適用，P型或N型也都適用，對於上述不同類型的器件，僅僅是因為器件的結構和類型不同，所以後面具體實施例的工藝步驟不同，但是在提高遷移率、穩定閾值電壓、降低功耗方面的工藝方法及其特徵是相同的。附圖說明圖1為低功耗4H-SiCMOSFET或者4H-SiCIGBT的結構示意圖；圖2為低功耗4H-SiCMCT的結構示意圖；圖3為本發明的製備方法流程圖。圖中標號名稱：11、氧化層；12、外延層；13、緩衝層；14、4H-SiC襯底；23、P阱或N阱；21、電極接觸區域；22、體接觸區域；24、P阱或N阱；31、電極1；32、柵極電極；33、電極2；41、體接觸區域。具體實施方式下面結合說明書附圖和具體的實施例，對本發明作詳細描述。結合圖1，一種低功耗4H-SiC電壓控制型功率半導體器件，包括外延層12與氧化層11，外延層12表面下有氮注入層和三價元素的擴散層，氮注入層的厚度為18-20nm，在具體應用時，可以取值為18cm、19cm、20cm；三價元素為鋁，三價元素鋁在外延層12中的擴散深度為10-20nm，在具體應用時，可以取值為10cm、15cm、20cm；三價元素鋁在外延層12中的濃度呈高斯分布，峰值濃度範圍為2×1017-1×1018cm-3。在具體應用時，三價元素鋁在外延層12中的峰值濃度分別可以取值為2×1017cm-3，5×1017cm-3和1×1018cm-3，都能獲得低功耗4H-SiC電壓控制型功率半導體器件。一種低功耗4H-SiC電壓控制型功率半導體器件的製備方法中，擴散溫度在1500℃～1800℃範圍內，在具體應用時，可以取值為1500℃、1800℃、1700℃；氧化層11的厚度為18-20nm；在具體應用時，可以取值為18nm，20nm，19nm。以上數值範圍的取值，在實施例1-3中均適用，且能夠取得本發明所描述的技術效果。實施例1結合圖1和圖3，對於電壓控制型功率半導體器件，一種低功耗n溝道4H-SiCMOSFET的製備方法，其步驟如下：A、選擇N型4H-SiC外延片，由摻雜濃度分布為5×1015cm-3的N型襯底14、6×1017cm-3的N+緩衝層13、1×1016cm-3的N型外延層12組成。採用離子注入工藝在4H-SiC外延層上形成P阱23、漏極31(電極1)的N+接觸區域21、P+體接觸區域22；離子注入工藝是在4H-SiC外延層12表面進行的室溫下多能量注入；B、採用高溫擴散工藝將三價元素鋁植入到4H-SiC外延層12表面；之所以不選擇同樣為三價元素的硼，因為高溫下鋁比硼更活躍，在4H-SiC中的擴散係數更大，這樣鋁在4H-SiC中的濃度更高，分布也更深，並且形成鋁摻雜的SiO2在穩定性、網絡粘結性等方面比硼摻雜的SiO2更好；穩定性好意味著器件的洩露電流小、閾值電壓的漂移也小，因而器件的靜態特性好；網絡粘結性好，意味著減小界面態密度的效果更好，器件的導通電阻和開關損耗都能降低；高溫擴散溫度為1500℃，高溫擴散後的鋁原子在外延層12中的濃度呈高斯分布，峰值濃度範圍為2×1017cm-3，深度範圍為15nm；C、利用幹法刻蝕工藝，在等離子體刻蝕系統中，使用氬氣作為載氣，採用CF4+CHF3混合氣體作為刻蝕氣體，其中氬氣的流量佔總流量的50％，調節氣壓為5Pa，射頻功率為500W，反應室溫度為45℃，基片冷卻溫度為5℃，通過膜厚監測系統，將高溫擴散階段生長的氧化層減薄至20nm。D、減薄後的4H-SiC晶片在退火爐中利用氬氣保護、1150℃退火溫度下、時間30分鐘的退火，目的是固化SiO2的網絡特性，進一步減小SiC/SiO2的界面態密度，並為後續的氮離子注入形成質量良好的掩蔽層。E、採用離子注入工藝將五價元素氮植入到4H-SiC外延層12表面；之所以不選擇同樣為五價元素的磷，因為在後續的氧化工藝過程中，磷會進入到SiO2中，變成磷矽玻璃(PSG)，這是一種極性材料，增加了器件的柵極洩漏電流，並導致器件的閾值電壓出現不穩定現象；離子注入工藝是在4H-SiC外延層12表面進行的550℃條件下的多能量注入。F、選擇惰性氣體為高溫下化學性質更為穩定的氬氣作為保護氣體，在1550℃高溫下對注入的氮進行激活；高溫激活後的氮離子在4H-SiC外延層12中的分布，經過二次離子質譜儀(SIMS)測量，形狀呈高斯分布，峰值濃度範圍為3×1018-1×1019cm-3，在實際應用時，可以取值為3×1018cm-3，1×1019cm-3，8×1018cm-3，深度範圍為10-20nm，在實際應用時，可以取值為10nm，20nm，18nm；離子注入氮，一方面，能鈍化4H-SiC外延層12與氧化層11界面的懸掛鍵、減小界面態密度；另一方面，對於n溝道4H-SiC的P阱是反摻雜，能使器件工作時形成的反型層遠離SiC/SiO2界面，降低由於SiC/SiO2粗糙界面對遷移率的影響，提高反型層的遷移率。但起反摻雜作用的氮，會減小n溝道增強型4H-SiC的閾值電壓，這不利於器件的應用。G、採用幹氧氧化工藝繼續生長氧化層11；幹氧氧化的溫度範圍為1100-1200℃，在實際應用時，可以取值為，1100℃，1200℃，1500℃，氧化時間範圍為1.5-2小時，生長後的整個氧化層11的厚度經過橢偏儀測量，其範圍為46-50nm，在實際應用時，可以取值為，46nm，50nm，48nm，以滿足製造4H-SiC的工藝標準。儘管幹氧氧化溫度比溼氧氧化溫度高，有可能對已經注入的氮產生不利影響，但是幹氧氧化工藝是在氮離子激活之後進行，之前的1550℃高溫已經將氮激活，並且此時有厚度為20nm的氧化層11作為保護層，1200℃的幹氧氧化溫度不會促使注入的氮逃逸出4H-SiC的表面。而且幹氧氧化生長的氧化層緻密，生長過程中引入的不利於4H-SiC特性的各種電荷的密度也比溼氧氧化條件下的少，更有利於提高4H-SiC的穩定性，降低4H-SiCMOSFET的導通損耗和開關損耗。H、4H-SiC在幹氧氧化後，在退火爐中利用氬氣作為保護氣體、溫度為1150℃的條件下退火30分鐘，進一步固化幹氧氧化生長的氧化層，消除生長過程中引入的各種有害電荷。I、利用蒸發工藝在掩膜版的保護下在4H-SiC晶片上鍍上金屬層，並採用剝離工藝形成金屬電極，即圖1中的漏極31(電極1)、柵極電極32和集電極33(電極2)，隨後在退火爐中利用氬氣作為保護氣體、1180℃、時間為5分鐘的快速退火，形成性能良好的歐姆接觸。本發明採用先擴散鋁後氮離子注入，並採用幹法刻蝕工藝減薄氧化層，這樣既能提高反型層遷移率、降低4H-SiCMOSFET的導通和開關損耗，又能穩定甚至提高4H-SiCMOSFET的閾值電壓；同時，利用減薄後的氧化層作為掩蔽層進行氮離子注入，最後採用幹氧氧化工藝繼續生長氧化層11，這樣能減少工藝環節，減少工藝設備的投資，降低生產成本，而生長氧化層過程中所帶來的有害電荷也大為減少。實施例2結合圖1和圖3，對於電壓控制型功率半導體器件，一種p溝道低功耗4H-SiCIGBT的製備方法，其步驟如下：1)選擇N型襯底的P型外延片，由摻雜濃度分布為5×1017cm-3的N+型襯底14、3×1018cm-3的P+緩衝層13、1×1016cm-3的P型外延層12組成外；2)在4H-SiC外延層12上採用離子注入工藝注入硼離子形成N阱23、N+體接觸區域22，採用離子注入工藝注入氮形成發射極(電極1)P+接觸區域21；a、其中N阱23是採用三次室溫下的離子注入工藝，注入硼離子劑量的範圍為1×1010～1×1014cm-2；發射極P+接觸區域21的注入能量在10keV到50keV之間；b、離子注入後，在氬氣保護、外延層12表面覆蓋碳膜的真空條件下退火，退火溫度為1500℃、時間30分鐘左右，充分保證注入的硼和氮離子激活並且沒有揮發逃逸。3)鋁的高溫擴散；鋁的高溫擴散是低功耗4H-SiC的關鍵工藝，一方面要保證鋁在4H-SiC外延層12中有一定的深度分布，另外一方面要生長摻鋁的氧化層11。擴散溫度和時間都會影響鋁在4H-SiC外延層和氧化層中的分布。1500℃～1800℃的高溫下，鋁的活躍性大大增加，在4H-SiC中的擴散係數比傳統的硼要高。高溫擴散溫度為1800℃，高溫擴散後的鋁原子在外延層12中的濃度呈高斯分布，峰值濃度範圍為1×1018cm-3，深度範圍為20nm；根據反應式：2Al2O3+3Si＝4Al+3SiO2，鋁的擴散劑Al2O3與4H-SiC中的Si原子反應後，置換出的Al原子一部分進入4H-SiC的外延層12，一部分進入擴散過程中生長的SiO2。鋁是SiO2的網絡形成體和網絡修正體，改善了SiC/SiO2的界面特性，降低了SiC/SiO2的界面態密度。4)氧化層減薄工藝；經過高溫擴散後生長的氧化層11的厚度在200nm左右，不利於後續氮離子注入，但是又不能全部將氧化層11去除掉，此時鋁已經改善了SiC/SiO2的界面特性，需要保留部分厚度的氧化層，維持摻鋁的氧化層降低界面態密度的效果。如果採用減薄工藝保留氧化層11的厚度至18nm，既能達到上述目的，同時可以作為接下來的氮離子注入工藝所需要的掩蔽層。在等離子體刻蝕機中，採用CHF3+CF4(20sccm+20sccm)作為刻蝕氣體，射頻功率設定為450W，氣壓為5Pa，利用膜厚監測系統將減薄後的氧化層11的厚度控制在18nm。減薄後的4H-SiC晶片進入退火爐中，在氬氣的保護下、1160℃的溫度下進行退火30分鐘。5)氮離子注入；a、採用三次550℃下的離子注入工藝，注入氮離子劑量的範圍為1×1010～1×1014cm-2；b、離子注入後，在氬氣保護、晶片表面覆蓋碳膜的真空條件下退火，退火溫度為1500℃、時間30分鐘左右，充分保證注入的氮離子激活並且沒有揮發逃逸；確保經過高溫激活後，氮在外延層12中的分布呈高斯形狀，峰值濃度為1×1019cm-3；注入能量為10keV到50keV之間，經SIMS測得氮在外延層12中的深度為20nm。6)幹氧氧化；將高溫激活氮後的4H-SiC晶片轉移到氧化爐中，在1180℃的條件下，將整個氧化層11的厚度生長至52nm。7)退火；在幹氧氧化後，在退火爐中利用氬氣作為保護氣體、溫度為1120℃的條件下退火35分鐘，進一步固化幹氧氧化生長的氧化層，消除生長過程中引入的各種有害電荷。8)歐姆電極的製備利用磁控濺射工藝在掩膜版的保護下在4H-SiC晶片上鍍上金屬層，形成圖1中的發射極31(電極1)、柵極電極32和集電極33(電極2)，隨後在退火爐中利用氬氣作為保護氣體、1160℃、時間為6分鐘的快速退火，形成性能良好的歐姆接觸。本發明採用鋁在N阱上實現反摻雜，降低器件的閾值電壓，但是隨後注入的氮能抵消引入的鋁降低4H-SiCIGBT閾值電壓的負面作用；同時，引入的鋁和氮，都能降低4H-SiC/SiO2的界面態密度，因而4H-SiCIGBT的導通損耗和開關損耗降低65％，閾值電壓為-2.6V。實施例3結合圖2和圖3，對於電壓控制型功率半導體器件，一種低功耗n溝道4H-SiCMCT的製備方法，其步驟如下：1)選擇襯底；選用硼摻雜的P型4H-SiC的襯底14，摻雜濃度為9.6×1018cm-3，厚度為10μm，這有利於降低半導體-金屬之間的勢壘，形成良好的歐姆接觸電極—漏極；上面是厚度為3μm的N+型的外延層13，摻雜濃度為1.3×1018cm-3，這個濃度有利於降低器件的導通電阻；在N+外延層13上是N-漂移層12，厚度為165μm，摻雜濃度為3.5×1014cm-3，該漂移層和後續的注入鋁形成P阱濃度相配合，設置合適的器件的閾值電壓。2)利用自對準掩膜工藝，在外延層12上採用高能鋁離子注入，形成深P阱23，形成P型半導體，注入能量為420keV，劑量為2.4×1016cm-2。隨後在氬氣的保護下進行1600℃、30分鐘退火，激活注入的鋁離子。3)氮離子注入形成深N阱24，注入順序的能量和劑量見表1，注入後在氬氣的保護下進行1520℃、30分鐘退火，激活注入的氮離子。表1氮離子注入順序的能量和劑量注入順序能量(keV)劑量(cm-2)1138.34×10152241.23×10163442.56×10164)硼離子注入形成兩個P+體接觸區域41，注入順序的能量和劑量見表2，注入後4H-SiC襯底在氬氣的保護下進行1520℃、30分鐘退火，激活注入的硼離子。表2硼離子注入順序的能量和劑量注入順序能量(keV)劑量(cm-2)1161.43×10142221.51×10143382.84×10144472.67×10145)鋁擴散與氧化層減薄在無水乙醇均勻配置AlN+Al2O3溶液，採用甩膠的方式均勻地將溶液塗在4H-SiC晶片表面，隨後進入烘箱中烘乾，烘乾後置於高溫擴散爐中，將爐溫設置為1650℃，擴散時間定為2.5小時。在鋁擴散的過程中，4H-SiC晶片表面會生長出厚度為186nm的氧化層，利用等離子體幹法刻蝕的方法將該氧化層厚度減至20nm，高溫擴散後的鋁原子在外延層12中的濃度呈高斯分布，峰值濃度範圍為3.5×1017cm-3，隨後將晶片在退火爐中、1160℃的溫度下退火35分鐘。6)起鈍化和反摻雜作用的氮離子注入利用減薄後的氧化層作為掩蔽層，採用自對準工藝在外延層12表面的溝道區域進行加溫至550℃下的氮離子注入，注入順序的能量和劑量見表3，注入後在氬氣的保護下進行1560℃、30分鐘退火，激活注入的氮離子；高溫激活後的氮離子在4H-SiC外延層12中的分布，經過二次離子質譜儀(SIMS)測量，形狀呈高斯分布，峰值濃度為5.6×1018cm-3，深度為18nm。表3氮離子注入順序的能量和劑量注入順序能量(keV)劑量(cm-2)198.42×10102133.23×10123251.18×10147)幹氧氧化繼續生長氧化層11，氧化爐中心溫度設定為1170℃，氧化時間2.0小時，生長的氧化層11的厚度經SIMS測量為52nm。8)在襯底14背部依次蒸發100nm/45nm厚的Ti/Ni作為集電極33(電極2)，在頂部利用金屬蒸發的工藝鍍上100nm/45nm厚的Ti/Ni，並採用剝離工藝形成發射極31(電極1)和柵極電極32。9)在退火爐中並在氬氣保護條件下進行980℃、5分鐘快速退火形成上述三個電極的半導體-金屬之間的歐姆接觸，以便不產生明顯的附加阻抗，有利於降低器件的。本實施例採用鋁擴散、幹法刻蝕、氮離子注入、幹氧氧化等工藝，製備得到的4H-SiCMCT的遷移率達到了223cm2/Vs，導通損耗和關斷損耗降低70％，閾值電壓為2.3V。本實施例在降低生產成本、提高生產效率的同時，器件的關鍵參數得到進一步提高，因此，本發明的方法更適合器件的實際應用。以上示意性地對本發明創造及其實施方式進行了描述，該描述沒有限制性，附圖中所示的也只是本發明創造的實施方式之一，實際的結構並不局限於此。所以，如果本領域的普通技術人員受其啟示，在不脫離本創造宗旨的情況下，不經創造性的設計出與該技術方案相似的結構方式及實施例，均應屬於本專利的保護範圍。當前第1頁1 2 3