可修補嵌入式微處理器系統中的程序的裝置的製作方法
2023-05-18 23:37:56 1
專利名稱：可修補嵌入式微處理器系統中的程序的裝置的製作方法
技術領域：
本發明涉及嵌入式微處理器系統(embedded microprocessor)方面的技術，特別是一種可修補嵌入式微處理器系統中的程序的裝置，其可在執行程序的過程中，將所執行的永久性存儲的程序(例如為存儲於一掩模式只讀存儲器(mask ROM)中的程序)中有錯誤碼的部分，以正確的程序碼來替換。
通常，公知的微處理器系統通過將其中的微處理器、存儲器、及輸入/輸出裝置等單個的功能單元分別製成單個的集成電路元件，再將這些集成電路元件安裝在印刷電路板上而製成。然而隨著半導體技術的不斷發展，目前已可將微處理器系統中的各種功能單元整合於單一晶片上。在一個晶片上包含此一微處理器的微處理器系統即稱為一「嵌入式微處理器系統」。
圖1為一公知的嵌入式微處理器系統的中央處理器的功能方塊圖。此嵌入式微處理器包含一隻讀存儲器單元(ROM)800，一程序記數器81，一解碼單元82，一執行單元83，以及一控制單元84。ROM800用以存儲該嵌入式微處理器所執行的永久性固定程序。此嵌入式微處理器可將程序計數器81所輸出的計數值作為存取地址，用以讀取ROM800中對應的指令。所讀取的指令接著經由解碼單元82作解碼處理後，再傳送給執行單元83作執行處理。執行指令的過程中，執行單元83根據執行情況改變程序計數器81的計數值，以讀取特定地址處的指令。上述所有操作均在控制單元84的控制下進行。此嵌入式微處理器的結構和功能與現有技術相同，且為微處理機系統的基本知識，因此以下將不再對其作更進一步詳細的說明。
普通的嵌入式微處理器的ROM800大多採用掩模式只讀存儲器。這是由於掩模式只讀存儲器的成本比其它種類的存儲器低。在此結構下，最初的程序在設計完成後，編譯後的二元碼便以一掩模(mask)將其轉錄到集成電路中的只讀存儲器上。轉錄後的二元碼便會永久性地存儲在此集成電路中的只讀存儲器內。如需更新此二元碼，則必須再進行另一次掩模製作，重新將新程序的二元碼寫入新的只讀存儲器內。然而此掩模製作極為不便且耗時。而且已製作好的嵌入式微處理器可能因初始程序的錯誤而不能使用，造成極大的浪費。
因此，本發明的主要目的在於提供一種可修補嵌入式微處理器系統中的程序的裝置，其可簡便而快速地，不必藉助掩模製作過程便可修補該嵌入式微處理器系統中的掩模式只讀存儲器中所儲存的程序碼的錯誤區段。
本發明的另一目的在於提供一種可修補嵌入式微處理器系統中的程序的裝置，其可利用該嵌入式微處理器系統中的中央處理單元，即可簡便而快速地將其中的掩模式只讀存儲器中所存儲的程序碼的錯誤區段，以存儲於一隨機存取存儲器單元中的替換程序區段來替換。
根據以上所述目的，本發明提供了一種新穎的可修補嵌入式微處理器系統中的程序的裝置。本發明的裝置可應用在一嵌入式微處理器系統上，用以將該嵌入式微處理器系統中的一隻讀存儲器單元中的多個錯誤區段的程序碼，以多個對應的包含正確程序碼的替換程序區段來替換。
本發明的裝置包含以下組成元件(a)一替換程序存儲器單元，用以存儲所述多個替換程序區段；(b)一錯誤區段地址表存儲裝置，用以存儲該只讀存儲器單元中的多個錯誤區段的起始地址；(c)一替換區段地址表存儲裝置，用以存儲所述多個替換程序區段在該替換程序存儲器單元的起始地址值；(d)一程序計數器，用以產生順序的計數值；(e)一比較電路，用以將該程序記數器所產生的計數值與該錯誤區段地址表存儲裝置所存儲的多個錯誤區段的起始地址值進行比較；若兩者不相等，則該比較電路產生一第一選擇信號；若計數值與該多個錯誤區段的起始地址值中的任何一個相等，則該比較電路產生一第二選擇信號，並使該替換區段地址表存儲裝置輸出該錯誤區段所對應的替換程序區段的地址值；以及(f)一多路復用器，其具有至少二個輸入端，分別用於接收該程序計數器輸出的計數值及該替換區段地址表存儲裝置所輸出的替換程序區段的地址值；該多路復用器耦接至該比較電路；若該比較電路輸出第一選擇信號，則該多路復用器選擇該程序計數器所輸出的計數值作為其輸出；若該比較電路輸出第二選擇信號，則該多路復用器選擇該替換區段地址表存儲裝置所輸出的替換程序區段的地址值作為其輸出；該多路復用器的輸出作為一存取地址值，用以讀取只讀存儲器單元及該替換程序存儲器單元內的程序。
上述的比較電路包含以下組成元件(a)多個數字比較器，分別用以將程序計數器所產生的計數值與多個錯誤區段的起始地址值進行比較；每一個數字比較器中所進行的比較若不相等，則產生一第一邏輯信號；若相等，則產生一第二邏輯信號；以及(b)一或邏輯裝置，其具有多個輸入端，分別耦接至該多個數字比較器的輸出端；若各數字比較器均輸出第一邏輯信號，則或邏輯裝置產生的邏輯輸出即為第一選擇信號；若各數字比較器有任何一個輸出第二邏輯信號，則或邏輯裝置產生的邏輯輸出即為第二選擇信號。
上述裝置可在程序執行到只讀存儲器單元中的錯誤區段時，改換執行存儲於隨機存取存儲器單元中所對應的正確程序碼。因此應用本發明的裝置的嵌入式微處理器系統不會因只讀存儲器單元中含有錯誤的程序碼，而導致系統故障；也不必因為只讀存儲器單元中有少數部分須更新，而更換整個只讀存儲器單元。
以下參考附圖詳細說明本發明的實施例，其中，圖1為表示一公知的嵌入式微處理器系統的中央微處理器的方塊圖；圖2為表示一配置有本發明裝置的嵌入式微處理器系統的方塊圖；圖3A為圖2的裝置的詳細的功能方塊圖；圖3B為一示意圖，其中顯示一隻讀存儲器單元中四個含有錯誤碼的區段，以及一隨機存取存儲器單元中對應的四個替換程序區段；圖3C為一示意圖，用以表示圖3B中其中一個錯誤區段以及其對應的替換程序區段的地址的相互關係。
圖2表示一配置有本發明裝置的嵌入式微處理器系統，其包含一錯誤區段地址表10，一比較電路20，一替換區段地址表30，一程序計數器40，一多路復用器(MUX)50，一隻讀存儲器單元60，一隨機存取存儲器單元(RAM)70，一解碼執行單元75，一中央處理單元(CPU)80，以及一地址解碼器90。
此嵌入式微處理器系統可在中央處理單元80的控制下，在發現其中的ROM60中的程序有錯誤或需要更新時，將其中的含有錯誤碼的區段(segment)以正確的程序碼替換。而正確的程序碼則以可編程的控制方式暫存在RAM70中。
ROM60用以存儲此嵌入式微處理器系統所執行的例行性固定程序。ROM60例如為掩模式只讀存儲器，其中所存儲的程序在經寫入後，便永久性地存儲在只讀存儲器內，無法任意更改。
若發現ROM60中的程序有錯誤或需要更新時，其中的含有錯誤碼的區段的起始地址會被存儲在該錯誤區段地址表10中。而用來取代這些錯誤區段的替換程序區段則存儲在RAM70中。這些替換程序區段在RAM70中的起始地址則存儲在該替換區段地址表30中。
中央處理單元80可藉助地址解碼器90及總線85執行下列工作(1)將ROM60中的錯誤區段的起始地址存入該錯誤區段地址表10中；(2)將這些錯誤區段所對應的替換程序區段存入RAM70中；以及(3)將這些替換程序區段在RAM70的起始地址存入替換區段地址表30中。上述三個操作，即替換程序區段存入其存儲器單元RAM70，錯誤區段的起始地址存入錯誤區段地址表10，以及替換程序區段在RAM70的起始地址存入替換區段地址表30，可在一應用系統中由一系統控制器進行在線寫入程序設計。
程序計數器40可產生順序的計數值，用以對ROM60及RAM70進行數據存取。
多路復用器50具有二個輸入端I1，I2，分別用以接收該程序計數器40所輸出的計數值，以及來自替換區段地址表30的一替換程序區段的起始地址值。該多路復用器耦接至比較電路20；若比較電路的輸出為SELECT＝0，則多工器50將選擇I1端的輸入作為其輸出(即該程序計數器40所輸出的計數值)；若比較電路20的輸出為SELECT＝1，則該多路復用器選擇I2端的輸入作為其輸出(即來自替換區段地址表30的一替換程序區段的起始地址值)。
以下將結合圖3A至3C，以一實施例來說明本發明的裝置如何將ROM60中的錯誤區段，利用RAM70中所存儲的替換程序區段來取代。在該實施例中，假設ROM60中有四個錯誤區段。但本發明並不限於可修補四個錯誤區段，任何數目的錯誤區段均可修補。
請首先參閱圖3B，在該實施例中，假設存儲於ROM60中的程序碼中，發現有四個區段含有錯誤碼，例如為標號61，62，63，64所示的四個區段。這四個錯誤區段的起始地址分別以EPC1，EPC2，EPC3，及EPC4表示。
以上四個錯誤區段所對應的正確程序碼區段分別存儲在RAM70中的四個區段中，例如為標號71，72，73，74所示的四個替換程序區段。這四個替換程序區段的起始地址分別以RPC1，RPC2，RPC3，及RPC4表示。在本實施例中，這四個替換程序區段存儲在RAM70中一段連續的地址上。
本發明的裝置可在當其中的嵌入式微處理器系統執行到ROM60中的任一錯誤區段時，將其存取地址值PC從該錯誤區段的起始地址改為該錯誤區段所對應的替換程序區段的起始地址。例如當目前的存取地址值PC為EPC1時，則將地址值改為RPC1；當存取位址值PC為EPC2時，則將其改為RPC2；當存取位址值PC為EPC3時，則將其改為RPC3；而當存取位址值PC為EPC4時，則將其改為RPC4。如此便可用RAM70中的替換區段來取代ROM60中的錯誤區段，使得程序的執行得以順利進行，不會因遇到錯誤碼而導致系統故障。
接著參閱圖3A，其中表示本發明的裝置如何用RAM70中的替換程序區段來取代ROM60中的錯誤區段。如圖3A所示，圖3A中所示的四個錯誤區段的起始地址EPC1，EPC2，EPC3，及EPC4分別被登錄在該錯誤區段地址表10中，如標號11，12，13，14所示；而其對應的替換程序區段在該RAM70中的起始地址RPC1，RPC2，RPC3，及RPC4則分別被登錄在該替換區段地址表30中，如標號31，32，33，34所示。
比較電路20中包含四個分別對應於錯誤區段地址表10中的四個起始地址值EPC1，EPC2，EPC3，及EPC4的數字比較器21，22，23，24。這四個數字比較器21，22，23，24可分別將四個起始地址值EPC1，EPC2，EPC3，及EPC4與程序計數器40的輸出進行比較；若為等值，則輸出(分別以S1，S2，S3，S4表示)一第一邏輯信號(例如為1)；反之若不相等，則輸出一第二邏輯信號(例如為0)。
在程序正確執行時(即解碼執行單元75所處理的程序為ROM60中正確部分的程序碼時)，上述四個數字比較器21，22，23，24的輸出S1，S2，S3，S4均為0。這將使得或門25的輸出為0(即SELECT＝0)；而SELECT＝0的情況將使得多路分用器50將程序計數器40的輸出選擇作為其輸出。這使得ROM60及RAM70的存取地址值PC等於該程序計數器40目前的輸出值。
在解碼執行單元75所處理的程序進行到ROM60中的錯誤區段時，例如當程序計數器40所輸出的計數值等於EPC1的值時，則數字比較器21的輸出變為S1＝1。這一方面使得RPC1被放置到該替換區段地址表30的輸出數據線301上；另一方面將使得或門25的輸出變為1(即SELECT＝1)；而SELECT＝1的情況使得多路分用器50將輸出數據線301上的RPC1選擇作為其輸出。這使得存取地址值PC等於RPC1的值；即此時解碼執行單元75將執行由RAM70中位於RPC1的地址處所讀取的程序碼。
接著參閱圖3C，假設第一個錯誤區段61中的程序碼共佔據ROM60中n個地址；即代表此錯誤區段61的起始地址為EPC1，結束地址為(EPC1+(n-1))。而此錯誤區段61所對應的替換程序區段71在RAM70中共佔據m個地址；即此替換程序區段71的起始址為RPC1，結束地址為[RPC1+(m-1)]。則此替換程序區段71的結束地址[RPC1+(m-1)]處所存儲的指令必須為一無條件的地址跳躍指令；即此處的地址跳躍指令將使得存取地址值PC變成(EPC1+n)；該地址為ROM60中跳過錯誤區段61後的下一個地址處的指令。
同樣，接著程序遇到ROM60中的第二個錯誤區段62時，其存取地址值PC由EPC2改變成RPC2，由此改為執行RAM70中的第二個替換程序區段72中的程序；再接著遇到第三個錯誤區段63時，其存取地址值PC會由EPC3改變成RPC3，由此改為執行RAM70中的第三個替換程序區段73中的程序；再接著遇到第四個錯誤區段64時，其存取地址值PC會由EPC4改變成RPC4，由此改為執行RAM70中的第四個替換程序區段74中的程序。
由以上說明可知，當程序執行到ROM60中的錯誤區段61，62，63，64時，便會通過本發明的裝置，而改為執行RAM70中所對應的替換程序區段中的正確程序碼。因此應用本發明的裝置的嵌入式微處理器系統不會因只讀存儲器單元中含有錯誤程序碼，而導致系統故障，也不必因為只讀存儲器單元中有少數部分須更新，而更換整個只讀存儲器單元。
在本優選實施例中，本發明的嵌入式微處理器5包括錯誤區段地址表10，比較電路20，替換區段地址表30，程序計數器40，多路復用器50，只讀存儲器單元60，隨機存取存儲器單元70，以及解碼執行單元75等。如本領域的技術人員所知，這種嵌入式微處理器可包括其它更多的功能模組。
以上所述僅為本發明的優選實施例，並非用以限定本發明的範圍，凡其它未脫離本發明精神下所完成的等效改變均應包含在下述專利要求範圍內。
權利要求
1.一種可修補嵌入式微處理器系統中的程序的裝置，所述裝置可將該嵌入式微處理器系統中的一隻讀存儲器單元中的多個錯誤區段的程序碼，以多個對應的含有正確程序碼的替換程序區段來替換，其組成元件包含一替換程序存儲器單元，用以存儲所述多個替換程序區段；一錯誤區段地址表存儲裝置，用以存儲所述只讀存儲器單元中的多個錯誤區段的起始地址；一替換區段地址表存儲裝置，用以存儲所述多個替換程序區段在所述替換程序存儲器單元的起始地址值；一程序計數器，用以產生順序的計數值；一比較電路，用以將該程序計數器所產生的計數值與該錯誤區段地址表存儲裝置中所存儲的多個錯誤區段的起始地址值進行比較；若均不相等，則該比較電路產生一第一選擇信號；若計數值與所述多個錯誤區段的起始地址值其中的任何一個相等，則該比較電路產生一第二選擇信號，並使該替換區段地址表存儲裝置輸出該錯誤區段所對應的替換程序區段的地址值；以及一多路復用器，其具有至少二個輸入端，分別用於接收所述程序計數器輸出的計數值及所述替換區段地址表存儲裝置所輸出的替換程序區段的地址值；該多路復用器耦接於所述比較電路；若所述比較電路輸出所述第一選擇信號，則該多路復用器選擇所述程序計數器輸出的計數值作為其輸出；而若所述比較電路輸出所述第二選擇信號，則該多路復用器選擇所述替換區段地址表存儲裝置所輸出的替換程序區段的地址值作為其輸出；該多路復用器的輸出作為一存取地址值，用以讀取所述只讀存儲器單元及所述替換程序存儲器單元內的程序。
2.如權利要求1所述的裝置，其中所述比較電路包含多個數字比較器，分別用以將所述程序計數器產生的計數值與所述多個錯誤區段起始地址值進行比較；每一個數字比較器中所進行的比較若不相等，則產生一第一邏輯信號；若相等，則產生一第二邏輯信號；以及一或邏輯裝置，其具有多個輸入端，分別耦接至所述多個數字比較器的輸出端；若該多個數字比較器均輸出第一邏輯信號，則該或邏輯裝置產生的邏輯輸出即為所述第一邏輯信號；若該多個數字比較器有任何一個輸出第二邏輯信號，則該或邏輯裝置產生的邏輯輸出即為所述第二選擇信號。
3.如權利要求2所述的裝置，其中所述比較電路中的多個數字比較器與所述錯誤區段地址表存儲裝置中所存儲的多個錯誤區段的起始地址值之間形成一一對應的關係。
4.如權利要求1所述的裝置，其中所述錯誤區段地址表存儲裝置中存儲的多個錯誤區段的起始地址值與所述替換區段地址表存儲裝置中存儲的多個替換程序區段起始地址值之間形成一一對應的關係。
5.如權利要求1所述的裝置，其中所述替換程序存儲器單元中所存儲的每一替換程序區段，存儲在該替換程序存儲器單元中的一段連續的地址上。
6.如權利要求1所述的裝置，其中所述只讀存儲器單元中的每一錯誤程序區段，存儲在該只讀存儲器單元中的一段連續的地址上。
7.如權利要求1所述的裝置，其中所述替換程序存儲器單元中所存儲的所述多個替換程序區段中，每一個替換程序區段的最後一個指令為一地址跳躍指令，其目的地址即為該替換程序區段所對應的錯誤區段的最後一個地址的下一個位址。
8.如權利要求1所述的裝置，其中所述替換程序存儲器單元、錯誤區段地址表存儲裝置以及替換區段地址表存儲裝置可在一應用系統中，由一系統控制器進行在線寫入的程序設計。
9.一種可修補嵌入式微處理器系統中的程序的裝置，其可將該嵌入式微處理器系統中的一隻讀存儲器單元中的一錯誤區段的程序碼，以對應的含有正確程序碼的替換程序區段來替換，其組成元件包含一替換程序存儲器單元，用以存儲該替換程序區段；一錯誤區段地址表存儲裝置，用以存儲所述只讀存儲器單元中的所述錯誤區段的起始地址；一替換區段地址表存儲裝置，用以存儲所述替換程序區段在所述替換程序存儲器單元的起始地址值；一程序計數器，用以產生順序的計數值；一比較電路，用以將該程序計數器所產生的計數值與該錯誤區段地址表存儲裝置中所存儲的該錯誤區段的起始地址值進行比較；若不相等，則該比較電路產生一第一選擇信號；若計數值與該錯誤區段的起始地址值相等，則該比較電路產生一第二選擇信號，並使該替換區段地址表存儲裝置輸出該錯誤區段所對應的替換程序區段的地址值；以及一多路復用器，其具有至少二個輸入端，分別用於接收該程序計數器所輸出的計數值及該替換區段地址表存儲裝置所輸出的替換程序區段的地址值；該多路復用器並耦接至該比較電路；若該比較電路輸出該第一選擇信號，則該多路復用器選擇該程序計數器所輸出的計數值作為其輸出；而若該比較電路輸出該第二選擇信號，則該多路復用器選擇該替換區段地址表存儲裝置所輸出的替換程序區段的地址值作為其輸出；該多路復用器的輸出作為一存取地址值，用以讀取該只讀存儲器單元及該替換程序存儲器單元內的程序。
全文摘要
一種可修補嵌入式微處理器系統中的程序的裝置,所述裝置可將嵌入式微處理器系統中的只讀存儲器單元中的多個錯誤區段的程序碼以正確的程序碼區段來替換。此裝置不必藉助掩模製作過程便可修補一嵌入式微處理器系統中的掩模式只讀存儲器中所存儲的永久性的程序碼。經由一比較電路及一多路復用器的作用,在程序執行到只讀存儲器中的錯誤區段時,轉而執行存儲在隨機存取存儲器中所對應的正確程序碼。
文檔編號G06F11/28GK1208194SQ9711616
公開日1999年2月17日 申請日期1997年8月8日 優先權日1997年8月8日
發明者徐榮富 申請人:華邦電子股份有限公司