溝槽功率器件的製作方法

2023-05-05 22:31:51 3

專利名稱：溝槽功率器件的製作方法
技術領域：
本發明涉及半導體製造領域，特別涉及一種溝槽功率器件的製作方法。
背景技術：
半導體功率器件已被廣泛應用於汽車電子、開關電源以及工業控制等領域，是目前一大熱門研究領域。隨著集成電路微細加工技術的發展，溝槽(Trench)功率器件成為目前最流行的功率開關器件之一，它採用在柵極溝槽側壁生長柵極氧化層並填充多晶矽形成柵極。這種溝槽柵極結構大大提高了器件平面面積的利用效率，使得單位面積可獲得更大的器件單元溝道寬度，從而獲得更大的電流導通能力。一種常見的溝槽功率器件的具體結 構在中國專利文獻CN1941300A中有詳細描述。
已有溝槽功率器件的製造工藝包括以下步驟提供具有外延層11的半導體襯底結構，並在該外延層11上進行光刻和刻蝕工藝以形成柵極溝槽12，如圖1所示。然後可以對所形成的柵極溝槽12進行清洗，以去除光刻和刻蝕工藝過程中產生的例如聚合物等雜質。在形成柵極溝槽12之後，對柵極溝槽12拐角進行圓滑處理(ixnmding)，形成具有圓滑拐角的倒角柵極溝槽12』，如圖2所示。請參考圖3，在倒角柵極溝槽12』表面進行柵氧層生長，形成柵極氧化層13，此時柵極氧化層13圍成了柵極溝槽12」，同樣的，可以對圍成的柵極溝槽12」的柵極氧化層13進行清洗，目的同樣是為了去除刻蝕工藝過程中產生的例如聚合物等雜質。請參考圖4，在柵極溝槽12內部澱積多晶矽14，並回刻多晶矽14。在製作工藝的後續部分還包括進行阱注入及擴散，源區(發射區)注入及退火，接觸孔的形成，以及金屬的沉積、光刻和蝕刻等多項工藝步驟。上述的現有溝槽功率器件製作工藝過程中，在柵極溝槽12形成之後還要再進行一次蝕刻操作，即如圖2所示的步驟，以對柵極溝槽12拐角進行圓滑處理(rounding)，形成具有較圓滑拐角的倒角柵極溝槽12』。這是因為，在溝槽功率器件中，多晶矽14所形成的柵極與外延層11部分區域形成的漏區之間隔著柵極氧化層13，由於柵極氧化層13較薄，因而柵極與漏區之間會存在較大的寄生電容，特別是直角拐角的柵極氧化層13，其導致產生的寄生電容更大。因此，在對該溝槽功率器件進行開/關控制時，會增加延時，降低溝槽功率器件的開關速度，從而導致溝槽功率器件的性能產生惡化。而在柵極溝槽12形成之後再進行一次蝕刻操作，形成倒角柵極溝槽12』，後續在倒角柵極溝槽12』形成的柵氧化層就可以相對增厚，並且消除了直角拐角，從而可以減少柵極和漏區之間生成的寄生電容，最終提高了溝槽功率器件開關速度。但是，為達到此目的，現有解決方法需要多出一道蝕刻工藝和一道清潔工藝。這樣，整個工藝過程變長，成本提高。

發明內容
本發明目的在於，提供一種方法，不需要對形成的柵極溝槽進行再次蝕刻，也能夠達到減少柵極與漏區之間生成的寄生電容，提高開關速度，並且工藝更加簡單，成本降低。為此，本發明提供了一種溝槽功率器件的製作方法，包括提供具有外延層的半導體襯底結構；形成柵極溝槽於所述外延層；形成柵極氧化層於所述柵極溝槽的內壁；形成柵極材料於所述柵極溝槽內；在1150°C以上的退火溫度條件下對柵極溝槽內 的柵極材料進行退火。可選的，在退火形成所述柵極之後，還包括在柵極溝槽兩側形成阱區與源區，而後在所述溝槽功率器件的表面形成接觸孔的步驟。可選的，採用光刻和蝕刻工藝形成所述柵極溝槽於所述外延層。可選的，在形成所述柵極溝槽於所述外延層的步驟之後，還包括對形成的所述柵極溝槽進行清洗的步驟。可選的，在形成柵極氧化層於所述柵極溝槽的內壁之前，還包括形成犧牲氧化層於所述柵極溝槽中，然後再用溼法清洗法去除所述犧牲氧化層的步驟。可選的，所述半導體襯底的材料為矽。 可選的，所述柵極材料為多晶矽。可選的，在柵極溝槽內形成所述柵極材料後，還包括回刻所述柵極材料以露出所述外延層表面的步驟。與現有技術相比，本發明具有以下優點本發明所提供的溝槽功率器件的製作方法不需要對柵極溝槽進行再次蝕刻，省去了一步蝕刻和一步清洗的工藝步驟，並通過提高後續所述柵極材料退火溫度的方法，對柵極溝槽拐角處柵氧化層的厚度和質量進行修補，從而達到減小柵極漏電流的效果。本發明所提供的溝槽功率器件的製作方法還可以達到減少柵極與漏區寄生電容的效果，提高了溝槽功率器件的性能，降低了溝槽功率器件的生產成本。


圖1至圖4為現有溝槽功率器件的製作方法各步驟結構示意圖；圖5為本發明實施例溝槽功率器件的製作方法的流程示意圖；圖6至圖8為本發明實施例溝槽功率器件的製作方法各步驟結構示意圖；圖9為利用本發明實施例所製得的溝槽功率器件和利用現有方法製得的溝槽功率器件漏電流-反向電壓絕緣值的對比圖。
具體實施例方式請結合參考圖5至圖8，其中圖5為本發明實施例溝槽功率器件的製作方法流程示意圖，本實施例包括SI至S5各步驟，以下將結合各圖具體說明。SI，提供具有外延層的半導體襯底結構(未圖示)。本實施例中，所述半導體襯底的材料可以為矽，但是也可以為化合物半導體襯底，例如碳化矽、砷化鎵、砷化銦或者磷化銦等。該襯底可以是P型襯底或者η型襯底。並且，該半導體襯底通常可以包括有底基層(未圖示)與外延層，後續外延層的上部分會進一步進行處理例如摻雜，以在柵極兩側形成溝道及源區，外延層的該上部分通常可被視作主體層(阱區)，但本實施例不涉及溝道及後續阱區、源區的製作，因而這裡不在外延層中作主體層與其它部分的劃分，而將它們視作一個整體,如圖6中的結構21。S2，形成柵極溝槽22於所述外延層21，如圖6所示。為了簡明起見，本實施例中，由步驟S2形成如圖6所示的結構中，具有柵極溝槽22的外延層21結構省略了外延層21上部分的主體層(上面已經提到主體層面向柵極的側面用於形成溝道)和外延層21下面的底基層。但是應該理解，在圖6所示的外延層21結構中，在柵極溝槽22底部的外延層21 (也即主體層以下部分的外延層21)可用於形成漏區，而在主體層的上表面可對應形成源區。並最終通過在柵極溝槽22中形成相應的柵極氧化層23和柵極(如圖7所示)，形成例如Trench MOS管的溝槽功率器件。
本實施例可採用光刻和蝕刻工藝在所述外延層21上形成所述柵極溝槽22。光刻和蝕刻工藝過程包括在該外延層21上形成光致抗蝕劑層(未圖示)，再對光致抗蝕劑層進行曝光和顯影，形成圖案化的光致抗蝕劑層。再以圖案化的光致抗蝕劑層為部分保護層，對外延層21進行蝕刻，可以選用幹法蝕刻，以在所述外延層21上形成柵極溝槽22。最後去除圖案化的光致抗蝕劑層，得到如圖6所示的結構。在於所述外延層21上形成所述柵極溝槽22的步驟之後，本實施例還可以包括有對所形成的所述柵極溝槽22進行清洗的步驟，該清洗步驟的目的是為了去除上述光刻和蝕刻工藝過程中形成的聚合物等雜質。S3，形成柵極氧化層23於所述柵極溝槽22的內壁，如圖7所示。可以利用熱氧化方法，在柵極溝槽22的內壁形成柵極氧化層23。同時，在圖7中可以看出，柵極氧化層23覆蓋的位置不僅是柵極溝槽22的內壁，還包括有外延層21的表面，形成整面覆蓋結構，本實施例可以通過化學機械平坦化(CMP)方法去掉處於外延層21表面的柵極氧化層23，以使得後續有源區域能夠與金屬連線連接。但當然，也可以不去除處於外延層21表面的柵極氧化層23，而是在最終形成接觸孔時，挖穿處於外延層21表面的柵極氧化層23進行電連接。本實施例中，在形成所述柵極氧化層23於所述柵極溝槽22的內壁之前，還可以包括先形成犧牲氧化層(未圖示)於所述柵極溝槽22中，再去除該犧牲氧化層的步驟。執行該步驟目的是為了消除柵極溝槽22的內壁表面在上述蝕刻工藝中所受到的等離子體損傷，從而降低其粗糙度。可以採用例如化學氣相沉積法(CVD)或者物理氣相沉積法(PVD)形成所述犧牲氧化層，在所述犧牲氧化層形成工藝之後，可以採用溼法蝕刻工藝去除所述犧牲氧化層。除了可以採用先形成犧牲氧化層，再清除該犧牲氧化層的方法來消除柵極溝槽22的內壁表面在上述蝕刻工藝中所受到的等離子體損傷之外，本實施例還可以採用熱氧化法在柵極溝槽22內壁表面形成氧化層，再用溼法刻蝕去除該氧化層的方法，同樣達到消除柵極溝槽22的內壁表面在上述蝕刻工藝中所受到的等離子體損傷。S4,形成柵極材料於所述柵極溝槽22內，如圖8所示。本實施例中，所述柵極材料可以為多晶矽24。在所述柵極溝槽22內形成多晶矽24後，還包括回刻(或化學機械研磨)多晶矽24以露出所述柵極氧化層23表面的步驟。S5，在1150°C以上的退火溫度條件下進行退火，使所述柵極材料形成柵極。在現有溝槽功率器件製作工藝中，退火溫度一般在1000°C以下。這是因為現有溝槽功率器件製作工藝中進行退火的目的只是為了各注入區最終形成相應的柵極、源區和漏區。但是，本實施例通過提高柵極材料的退火溫度，並選擇在1150°C以上進行退火，可以達到減少多晶矽24所形成的柵極與外延層21下面部分所形成的漏區之間的寄生電容的目的，這是因為提高柵極材料的退火溫度可以在柵極材料的退火工藝中生產少量熱氧化層(未圖示)，該熱氧化層生成在柵極溝槽22內壁的各個位置，因而該熱氧化層可以增加柵極氧化層23的厚度和質量，從而可以減小所述寄生電容，提高溝槽功率器件的開關速度。通過提高柵極材料的退火溫度還可以達到減小溝槽功率器件漏電流的目的。這是因為首先，本實施例由於沒有進行再次蝕刻(省去了一步蝕刻和一步清洗的工藝步驟)，因而後繼生成在柵極溝槽22 (可參考圖8)各拐角(包括頂部拐角和底部拐角)處的柵極氧化層23較薄。同時，由於各拐角未經再次蝕刻，其中的頂部拐角較尖銳，因而在柵極材料(本實施例中為多晶矽24)回蝕刻或者化學平坦化工藝過程中，頂部拐角易受到損傷。本發明實施例通過提高柵極材料的退火溫度可以在柵極材料的退火工藝中生產少量熱氧化層(未圖示)，該熱氧化層存在柵極溝槽內壁的各個位置。在柵極溝槽22底部拐角位置的熱氧化 層可以增加該位置中柵極氧化層23的厚度和質量，從而能夠減小柵極的漏電流。在柵極溝槽22頂部拐角位置的熱氧化層可以修護該位置在柵極材料回蝕刻或者化學平坦化工藝中受到的損傷，也可以減小漏電流。其次，提高柵極材料的退火溫度，還可以減少外延層21和柵極氧化層23界面的多餘的電荷，同樣起到減小柵極的漏電流的作用。另外，提高柵極材料的退火溫度還有助於柵極材料內部摻雜離子的再分布。但是出於其它限制因素和成本的考慮，本實施例中，柵極材料的退火溫度也並非越高越好，可以根據具體情況選擇合適溫度。請參考圖9，圖9為利用本發明實施例所製得的溝槽功率器件和利用現有方法製得的溝槽功率器件漏電流-反向電壓絕緣值的對比圖，其中橫坐標代表的是反向柵極電壓的絕對值(圖9中標識為！Reverse VG | )，其單位為伏特(V)，而縱坐標代表的是漏電流值(圖9中標識為IG)，其單位為安培(A)。本實施例中，用三種不同的溝槽功率器件來進行對比，這三種不同的溝槽功率器件除了在再蝕刻工藝和退火工藝兩個步驟工藝不同之外，其它各步驟工藝相同。例如，這三種不同的溝槽功率器件都是在950°C的溫度條件下熱生長柵極氧化層，並且所形成的柵極氧化層的厚度均為600埃。從圖中可以看出，本實施例所提供的溝槽功率器件，其漏電流-反向電壓絕緣值曲線沒有拐角凸起(如圖中標識new_N0hump)，並且該漏電流-反向電壓絕緣值曲線出現拐點的電壓值較高，約在23V。而採用現有技術製作得到的兩種溝槽功率器件，其漏電流-反向電壓絕緣值曲線如圖9所示的另外兩條曲線所示。該兩種溝槽功率器件一種是經過柵極溝槽再蝕刻工藝，但是沒有經過柵極材料的退火工藝；另一種是既經過柵極溝槽再蝕刻又經過柵極材料的退火，但是退火溫度較低，為1100°C。從圖9中可以看到，該兩種溝槽功率器件的漏電流-反向電壓絕緣值曲線都包括有較明顯的拐角凸起(如圖9中圓形虛線包圍包示，並標識有old_hump),並且其出現拐點的電壓值較低，分別約為15V和18. 5V。可見，通過省去對柵極溝槽23的再次蝕刻並同時選擇在1150°C以上(圖9所示的測試例中為1150°C)對柵極材料進行退火製得的溝槽功率器件，其性能優於用現有方法(對柵極凹槽進行二次蝕刻並在1100°C以下對柵極材料進行退火)製得的溝槽功率器件，即本實施例所製作的溝槽功率器件的性能優於現有方法所製作的溝槽功率器件。在對柵極材料進行退火工藝之後，本實施例還可以包括在柵極溝槽兩側(亦即圖8中的多晶矽24左右兩側)形成阱區與源區，而後在所述溝槽功率器件的表面形成接觸孔的步驟，從及在所述接觸孔處進行金屬層的步驟，以及進行表面鈍化、光刻壓焊點、刻蝕鈍化層、背面減薄和背面金屬化等步驟，本實施例在此不作詳細描述。以上所述僅為本發明的具體實施例，目的是為了使本領域技術人員更好的理解本 發明的精神，然而本發明的保護範圍並不以該具體實施例的具體描述為限定範圍，任何本領域的技術人員在不脫離本發明精神的範圍內，可以對本發明的具體實施例做修改，而不脫離本發明的保護範圍。
權利要求
1.一種溝槽功率器件的製作方法，其特徵在於，包括 提供具有外延層的半導體襯底結構； 形成柵極溝槽於所述外延層； 形成柵極氧化層於所述柵極溝槽的內壁； 形成柵極材料於所述柵極溝槽內； 在1150°c以上的退火溫度條件下對柵極溝槽內的柵極材料進行退火。
2.根據權利要求1所述的製作方法，其特徵在於，在退火之後，還包括在柵極溝槽兩側形成阱區與源區，而後在所述溝槽功率器件的表面形成接觸孔的步驟。
3.根據權利要求1所述的製作方法，其特徵在於，採用光刻和蝕刻工藝形成所述柵極溝槽於所述外延層。
4.根據權利要求3所述的製作方法，其特徵在於，在形成所述柵極溝槽於所述外延層的步驟之後，還包括對形成的所述柵極溝槽進行清洗的步驟。
5.根據權利要求1所述的製作方法，其特徵在於，在形成柵極氧化層於所述柵極溝槽的內壁之前，還包括形成犧牲氧化層於所述柵極溝槽中，然後再用溼法清洗法去除所述犧牲氧化層的步驟。
6.根據權利要求1所述的製作方法，其特徵在於，所述半導體襯底的材料為矽。
7.根據權利要求1所述的製作方法，其特徵在於，所述柵極材料為多晶矽。
8.根據權利要求1所述的製作方法，其特徵在於，在所述柵極溝槽內形成柵極材料後，還包括回刻所述柵極材料以露出所述柵極氧化層表面的步驟。
全文摘要
本發明提供了一種溝槽功率器件的製作方法，包括提供具有外延層的半導體襯底結構；形成柵極溝槽於所述外延層；形成柵極氧化層於所述柵極溝槽的內壁；形成柵極材料於所述柵極溝槽內；在1150℃以上的退火溫度條件下對所述柵極材料進行退火。本發明所提供的溝槽功率器件的製作方法不需要對柵極溝槽進行再次蝕刻，而是通過提高後續所述柵極材料退火溫度的方法，對柵極溝槽拐角處柵氧化層的厚度和質量進行修補，從而達到減小柵極漏電流的效果。同時，本發明所提供的溝槽功率器件的製作方法還可以達到減少柵極與漏區寄生電容的效果，提高了溝槽功率器件的性能，降低了溝槽功率器件的生產成本。
文檔編號H01L21/324GK103021869SQ20121056416
公開日2013年4月3日 申請日期2012年12月21日 優先權日2012年12月21日
發明者沈思傑, 張怡 申請人:上海宏力半導體製造有限公司