在半導體器件中形成不會短路的小型接觸孔的工藝的製作方法
2023-05-05 08:37:16 2
專利名稱：在半導體器件中形成不會短路的小型接觸孔的工藝的製作方法
技術領域：
本發明涉及半導體器件的製造工藝，特別是在半導體器件中形成小型接觸孔的工藝。
半導體器件製造商現已增加了製備在單個半導體晶片上集成電路的電路元件數。縮小電路元件的比例以增加集成密度，相應地接觸孔要小型化。
圖1示出了形成在現有技術的半導體集成電路器件中接觸孔的一個典型例子。雜質區1a、1b和1c形成在矽襯底2內，雜質區1a由兩個場效應電晶體共享。兩個場效應電晶體相互分離，並且有形成在柵氧化層3b/4b上的各自的柵電極3a/3b。兩個場效應電晶體和雜質區1a/1b/1c由層間絕緣層5覆蓋。
當現有技術的半導體集成電路器件需要用於雜質區1的接觸孔時，接觸孔按下面的步驟形成在層間絕緣層5內。將光刻膠溶液塗在層間絕緣層5的上表面並進行烘焙，以形成層間絕緣層5上的光刻膠層。對準器(未顯示)將接觸圖形圖象由光掩模(未顯示)轉移到光刻膠層形成光刻膠層中的潛影，潛影在顯影液中顯影。然後，除去部分光刻膠層，在層間絕緣層5上形成光刻膠腐蝕掩模6。光刻膠腐蝕掩模6將部分層間絕緣層5暴露於腐蝕劑，並局部地除去層間絕緣層5。製造商在矽襯底2的主表面上停止腐蝕，在層間絕緣層5內形成接觸孔5a。最後，剝離掉光刻膠腐蝕掩模6。
雖然未在圖1中示出，接觸孔5a填有一塊導電材料，通過導電材料塊層間絕緣層5上的布線條電連接到雜質區1a。電信號通過導電材料塊由布線條傳送到雜質區1a，柵電極3a/3b上的控制信號控制著信號由雜質區1a傳遞到雜質區1b/1c。有必要將柵電極3a/3b與導電材料塊完全隔離。如果接觸孔5a由目標區域向右或向左移動，那麼柵電極3b/3a會進入到接觸孔5a內，並與導電材料塊短路。如前所述，對準器機械地將光掩模與光刻膠層上的目標區域對準，偏移是不可避免的。由於這個原因，接觸孔5a需要適當的裕度。
圖2示出了現有技術半導體集成電路器件的另一個例子。雜質區11a/11b/11c以一定間隔形成在矽襯底12內，柵電極13a/14a形成在柵氧化層13b/14b上雜質區11a/11b/11c之間的區域上。雜質區11a/11b/11c、柵氧化層13b/14b和柵電極13a/14a組合在一起形成場效應電晶體。
場效應電晶體由下層間絕緣層15a覆蓋，布線條16a/16b形成在下層間絕緣層15a上。布線條16a/16b由上層間絕緣層覆蓋。
接觸孔15c以下面的方式形成在上/下層間絕緣層15a/15b內。將光刻膠溶液塗在上層間絕緣層15b的上表面並進行烘焙，以形成層間絕緣層15b上的光刻膠層。對準器(未顯示)將接觸圖形圖象由光掩模(未顯示)轉移到光刻膠層形成光刻膠層中的潛影，潛影在顯影液中顯影。然後，除去部分光刻膠層，在層間絕緣層15b上形成光刻膠腐蝕掩模17。光刻膠腐蝕掩模17將部分層間絕緣層15a/15b暴露於腐蝕劑，局部地除去層間絕緣層15a/15b。製造商在矽襯底12的主表面上停止腐蝕，在層間絕緣層15a/15b內形成接觸孔15c。最後，剝離掉光刻膠腐蝕掩模17。
雖然未在圖2中示出，接觸孔15c填有導電材料塊，上布線條形成在上層間絕緣層15b上。通過導電材料塊上布線條電連接到雜質區11a。電信號通過導電材料塊由上布線條傳送到雜質區11a，柵電極14a/14b上的控制信號控制著信號由雜質區11a傳遞到雜質區11b/11c。布線條16a/16b傳送其它電信號，製造商需要將布線條16a/16b與導電材料塊隔離。因此，有必要不僅柵電極3a/3b而且布線條16a/16b與導電材料完全隔離。如果接觸孔15c由目標區域向右或向左移動，那麼布線條16a/16b首先進入到接觸孔15c內，由於接觸孔15c由上層間絕緣層15b的上表面朝矽襯底12的主表面聚集。不能避免偏移，因而接觸孔15c需要比接觸孔5a大的裕度。
如上所述，由於光掩模和光刻膠層上的目標區域之間不可避免的偏移，接觸孔5a/15c需要一個裕度。然而，半導體集成電路仍然需要電路元件小型化，在電路元件小型化的設計工作中使用了嚴格的設計規則。嚴格的設計規則僅為對準器提供了小裕度，並容易將柵電極3a/3b暴露到接觸孔5a。實際上，當設計規則限定最小尺寸為0．25微米時，裕度可以忽略。柵電極3a/3b和導電材料塊之間的短路減少了成品率。這是現有技術的接觸孔中固有的問題，該問題在圖2示出的現有技術的結構中比圖1示出的現有技術的結構中更嚴重。
因此，本發明的一個目的是提供一種在半導體器件中形成接觸孔的工藝，能防止接觸孔與層間絕緣結構中最小尺寸構圖的導電布線條短路。
要達到該目的，本發明提出一種絕緣側壁間隔層來限定使用光刻和腐蝕形成的初始孔中的目標孔。
根據本發明的一個方案，提供一種形成孔的工藝，包括以下步驟；製備具有底層的結構，第一絕緣層覆蓋底層，在第一絕緣層內形成在底層上以在一個方向測量的距離相互間隔的至少兩個導電層，在第一絕緣層內形成延伸至底層並具有大於一個方向距離的第一長度的初始孔，形成在第一絕緣層的上表面上一致延伸的第二絕緣層，內表面限定初始孔和底層，並腐蝕第二絕緣層直到再次露出上表面以形成小於在一個方向上距離的第二長度。
參考下面結合附圖的的說明將更清楚地理解本工藝的特徵和優點。
圖1為現有技術的半導體集成電路器件中形成的接觸孔的結構剖面圖；圖2為另一現有技術的半導體集成電路器件中形成的接觸孔的結構剖面圖；圖3為根據本發明的半導體動態隨機存儲器件中引入的存儲單元結構的平面圖；圖4A到4E為沿A-A線截取的剖面圖並示出了製造存儲單元的工藝；圖5A到5E為沿B-B線截取的剖面圖並示出了製造存儲單元的工藝；以及圖6A到6C示出了根據本發明製造存儲器件的另一工藝。
首先，參考圖3介紹動態隨機存儲器單元。從圖3所示的半導體結構上除去鈍化層，局部地截去層間絕緣層以便更清楚地理解布局。在矽襯底20上製造動態隨機存儲器單元，在矽襯底20的主表面上選擇性地生長厚場氧化層(未顯示在圖3中)。厚場氧化層限定了多個有源區，將動態隨機存儲器單元指定為多個有源區中的一個。雖然僅介紹了一個動態隨機存儲器單元，但其它動態隨機存儲器單元的區域和層由相同的參考數字標識。
通過串聯存取電晶體和存儲電容實現動態隨機存儲器單元。將與矽襯底20導電類型相反的摻雜劑雜質選擇性地摻入有源區內，並形成源區(未顯示在圖3中)和漏區(未顯示在圖3中)。在源區和漏區之間的有源區上生長柵絕緣層(未顯示在圖3中)，字線21在柵絕緣層上延伸。柵絕緣層上的部分字線21起存取電晶體的柵電極21a的作用。以等於半導體動態隨機存儲器使用的設計規則中限定的最小間距為間隔將字線21相互隔離。
存取電晶體由下層間絕緣層22覆蓋，位線23在下層間絕緣層22上延伸。雖然未顯示在圖3中，但位線接觸孔形成在漏區上的下層間絕緣層22內，位線23通過位線接觸孔電連接到漏區。位線23以等於最小間距的間隔相互隔離。
位線23由上層間絕緣層24覆蓋，初始節點接觸孔25形成在下層間絕緣層22和上層間絕緣層24內，源區暴露到初始節點接觸孔25。初始節點接觸孔25比字線21之間的間隙和位線23之間的間隙寬。由於這個原因，字線21和位線23部分地暴露到初始節點接觸孔25。絕緣側壁間隔層26形成在層間絕緣層22/24的內壁，字線21和位線23完全由絕緣側壁間隔層26覆蓋。
絕緣側壁間隔層26限定了節點接觸孔27，節點接觸孔27的直徑比最小間距短。雖然初始節點接觸孔25和節點接觸孔27分別具有圓形截面，用於初始節點接觸孔25的光掩模(未顯示)具有方形透明區域，方形透明區域具有設計規則中限定的最小尺寸。然而，初始節點接觸孔25的截面為圓形，並且比最小尺寸寬。該現象由以下事實推導出。
首先，雖然用於初始節點接觸孔25的光掩模具有方形透明區域，但光輻射在光刻膠層中形成圓形的潛影。光輻射在方形透明區域的四角被散射，因此，角附近的光強度降低。結果，光刻膠層中的潛影變圓，在光刻膠腐蝕掩模中形成圓形開口。
第二，製造商有意地增加曝光量以使接觸孔可靠地延伸到雜質區。在任何步進器/對準器內光強度的分散是不可避免的。即使製造商想使一個發射區域上的光強度不變，曝光能量在短區域內分散。當製造商將曝光能量調到最小尺寸的圖形轉移要求的限度時，存在曝光能量太小不能使接觸孔可靠地延伸到雜質區的可能性。由於這個原因，製造商通常使曝光能量高於限度。由此，潛影傾向寬於光掩模上的圖形圖象。
第三，光刻膠層的厚度沿矽晶片的中心區域到周邊不等。如果上百個半導體動態隨機存儲器製造在一個矽晶片上，那麼節點接觸孔相當於64兆×100的產品，製造商不得不在光刻膠層中完全形成這樣大量的節點接觸孔。在此情況中，製造商稍微增加了最小尺寸的圖形轉移需要的曝光能量限制，潛在的圖象比字線21的間隔和位線23的間隔更寬。
第四，步進器/對準器內的偏移不可避免。目前，偏移為0.05微米數量級。換句話說，存在用於初始節點接觸孔的潛影與字線21之間的間隙和位線23之間的間隙偏移的可能性。該結果導致位線23和/或字線21暴露於初始節點接觸孔25。
最後，由於厚度的差異，字線/位線21/23和層間絕緣層22/24之間的側蝕的量不同。雖然目前側蝕量可以精確地控制，但側蝕中的差異不可忽視。
存儲節點電極28形成在上層間絕緣層24上，並穿過接觸孔27與源區相接觸。雖然單元平板電極通過介電層與存儲節點電極28相對置，但在圖3所示的結構中省卻了存儲節點電極和介電層。
從以上的說明可以理解，即使構圖字線21和位線23具有等於最小間距的間隙，但節點接觸孔27比字線21的間隔和位線23的間隔窄，存儲單元高密度地集成在矽襯底20上。絕緣側壁間隔層26可防止存儲節點電極28與字線21和位線23短路，半導體動態隨機存儲器不會由於短路造成故障操作。
圖3示出的動態隨機存儲器以下面的方式製備在矽襯底20上。工藝從矽襯底20的製備開始。場氧化層30選擇性地生長在矽襯底20的主表面上，並限定出有源區20a。柵絕緣層31生長在有源區20a上。
字線21形成並延伸在厚場氧化層30和柵絕緣層31上。此時，字線21具有多晶矽矽化物結構，即，摻雜的多晶矽條和矽化鎢條的疊層結構。摻雜的多晶矽條為150納米厚，矽化鎢條為100納米厚。多晶矽矽化物結構的形成對本領域中的技術人員是公知的，為簡化起見下面不再進行說明。使用光刻和腐蝕構圖字線21。用於字線21的光刻膠腐蝕掩模(未顯示)具有設計規則限定的最小間距隔開的開口。
柵絕緣層31上的部分字線21起柵電極21a的作用。以與柵電極21a自對準的方式將與矽襯底20導電類型相反的摻雜劑雜質用例如離子注入法注入到有源區內，形成有源區20a內的源區20b和漏區20c。柵絕緣層31、柵電極21a、源區20b、漏區20c以及源區20b和漏區20c之間的溝道區總體構成存取電晶體32。
絕緣材料澱積在所得半導體結構的整個表面上，並形成下層間絕緣層22。存取電晶體32和字線21由下層間絕緣層22覆蓋。用化學機械法拋光下層間絕緣層22以產生平坦的表面。
將導電材料例如矽化鎢澱積在下層間絕緣層22的平坦表面上。光刻膠溶液塗在矽化鎢層的整個表面上，並烘焙形成光刻膠(未顯示)。對準器(未顯示)將用於位線23的圖形圖象由光掩模(未顯示)轉移到光刻膠層形成潛影，潛影在顯影液中顯影，並將光刻膠層形成光刻膠腐蝕掩模33(見圖4A和5A)。光刻膠腐蝕掩模具有以等於設計規則中限定的最小間距為間隔隔離的開口。使用光刻膠腐蝕掩模，選擇性地腐蝕掉矽化鎢層，位線23形成在下層間絕緣層22上。鎢矽化物層很薄以致側蝕不可忽略。由於這個原因，以等於最小間距為間隔將位線23隔離。位線可以為多晶矽矽化物結構。
剝掉光刻膠腐蝕掩模33，將絕緣材料澱積在所得半導體結構的整個表面上。絕緣材料形成上層間絕緣層24，用化學機械方法拋光上層間絕緣層24以形成圖4B和5B中示出的平坦表面。
將光刻膠溶液塗在上層間絕緣層15b的上表面並進行烘焙，以形成層間絕緣層15b上的光刻膠層。對準器(未顯示)將用於節點接觸孔的圖形圖象由光掩模(未顯示)轉移到光刻膠層，潛影形成在光刻膠層中。顯影潛影，並將光刻膠層形成光刻膠腐蝕掩模34。然後，如結合圖3介紹的在光刻膠腐蝕掩模34中形成圓形開口34，每個圓形開口34的直徑大於設計規則中限定的最小長度。使用光刻膠腐蝕掩模34，選擇性地腐蝕掉上層間絕緣層24和下層間絕緣層22，以便形成初始節點接觸孔25。初始節點接觸孔25輕微地朝矽襯底20的主表面聚集，將字線21和位線23部分地暴露到初始節點接觸孔25，如圖4C和5C所示。初始節點接觸孔25寬的原因在上文已介紹了。確認字線21和位線23分別深入到初始節點接觸孔25中D1和D2。
剝離掉光刻膠腐蝕掩模34，使用化學汽相澱積在所得半導體結構的整個表面上澱積絕緣材料，絕緣材料形成絕緣層。字線21和位線23由絕緣層覆蓋，上層間絕緣層24的平坦表面也由絕緣材料覆蓋。使用反應離子腐蝕，沒有任何腐蝕掩模地局部腐蝕絕緣層直到再次露出平坦的表面。然後，絕緣側壁間隔層26留在層間絕緣層22/24的內表面上，並限定節點接觸孔27，如圖4D和5D所示。反應腐蝕系統進行各向異性腐蝕時，進行側面腐蝕，使絕緣側壁間隔層26比絕緣層薄。如果側蝕的量對字線21為t1，對位線23為t2，那麼絕緣層要求在字線21為大於(D1加t1)的厚度，在位線23為大於(D2加t2)的厚度。換句話說，繼續化學汽相澱積直到絕緣層在字線21厚度大於(D1加t1)，在位線23厚度大於(D2加t2)。
隨後，將劑量為1×1015原子/cm2加速能量為30KeV的磷離子通過節點接觸孔27注入到源區20b，形成重摻雜節點接觸區35。重摻雜節點接觸區35嵌在源區20b內，並且比源區20b深。
使用化學汽相澱積在所得半導體結構的整個表面上澱積摻雜的多晶矽。摻雜的多晶矽填充節點接觸孔27，並膨脹進入摻雜的多晶矽層內。光刻膠腐蝕掩模(未顯示)形成在摻雜的多晶矽層上，選擇性地腐蝕掉摻雜的多晶矽層形成存儲節點電極28。絕緣側壁間隔層26將字線21和位線23與存儲節點電極28隔離。
複合的介電層36形成在存儲節點電極28上，並包括氧化矽層和中間夾有氧化矽層的氮化矽層。使用常壓化學汽相澱積在所得半導體結構的整個表面上澱積多晶矽，由多晶矽層形成單元平板電極37，如圖4E和5E所示。存儲節點電極28、複合的介質層36和單元平板電極37整體構成堆疊的存儲電容器38，存取電晶體32和堆疊的存儲電容器38組合一起形成動態隨機存儲單元。
從以上的說明可以明白，即使初始節點接觸孔25延伸越過間隔等於最小間距的字線21的內邊和位線23的內邊，絕緣側壁間隔層26覆蓋字線21的暴露部分和位線23的暴露部分，在字/位線21/23和存儲節點電極28之間絕對不會發生任何短路。節點接觸孔27的周邊小於設計規則限定的最小長度，存儲單元高密度地排列在矽襯底20上。
在第一實施例中，源區20b起底層的作用，下層間絕緣層22和上層間絕緣層24整體構成第一絕緣層。字線21或位線23對應於至少兩個導電層。
絕緣側壁間隔層26的最小厚度等於伸出部分D1/D2，最大厚度小於初始節點接觸孔25的直徑和伸出部分D1/D2之間差值的一半。
圖6A到6C示出了體現本發明製造動態隨機存儲器單元的另一工藝。除了形成絕緣側壁間隔層40以外，該工藝與圖4A到4E和5A到5E示出的工藝類似。由於這個原因，說明集中在絕緣側壁間隔層40。其它層由代表第一實施例的對應層的相同參考數字標識，為避免重複省卻了詳細的說明。
首先，初始接觸孔41形成在層間絕緣層22/24內。初始接觸孔41很寬從而將位線23暴露到初始接觸孔41。腐蝕中止層42形成在上層間絕緣層24，並由在反應離子腐蝕中對腐蝕劑有選擇性的材料形成。
絕緣材料澱積在所得半導體結構的整個表面上，並形成如圖6A所示的絕緣層43。使用反應離子腐蝕各向異性地腐蝕絕緣層43。即使露出腐蝕中止層42，仍繼續反應離子腐蝕(見圖6B)。當上層間絕緣層24暴露在腐蝕中止層42和絕緣側壁間隔層40之間時，停止反應離子腐蝕(見圖6C)。
絕緣側壁間隔層40限定了比位線23之間的間隙更窄的接觸孔44，並獲得了第一實施例的所有優點。
雖然示出並介紹了本發明的特定實施例，但顯然對本領域的技術人員可以做出不同的變化和修改而不脫離本發明的精神和範圍。例如，根據本發明的工藝可用於比設計規則限定的最小尺寸更窄的任何接觸孔。換句話說，本發明並不僅局限於節點接觸孔的形成。
權利要求
1．一種形成孔的工藝，包括以下步驟a)製備具有底層(20b)的結構，第一絕緣層(22/24)覆蓋所述底層，在所述第一絕緣層內形成在所述底層上以在一個方向上測量的距離相互間隔的至少兩個導電層(21或23)；以及b)在所述第一絕緣層內形成目標孔(27；44)，以便露出其中的所述底層，其特徵在於所述步驟b)包括以下分步驟b-1)在所述第一絕緣層內形成延伸到所述底層並具有大於所述方向上所述距離的第一長度的初始孔(25；41)，b-2)形成在所述第一絕緣層的上表面上一致地延伸的第二絕緣層(26；41)，內表面限定所述初始孔和所述底層，以及b-3)腐蝕所述第二絕緣層直到再次露出所述上表面以形成具有小於所述距離的第二長度的所述目標孔。
2．根據權利要求1的工藝，其中所述b-1)包括以下分步驟b-1-1)通過光刻在所述第一絕緣層上形成光刻膠腐蝕掩模(34)，以及b-1-2)腐蝕暴露到位於所述底層之上的所述光刻膠腐蝕掩模的開口的所述第一絕緣層的一部分，以便所述至少兩個導電層(21或23)局部地暴露於所述初始孔。
3．根據權利要求2的工藝，其中在所述步驟b-2)中形成的所述第二絕緣層具有的厚度大於從所述內表面伸出的所述至少兩個導電層的長度(D1或D2)以及所述步驟b-3)之前所述第二絕緣層的內表面和所述步驟b-3)之後所述第二絕緣層的對應內表面之間的距離(t1或t2)總和。
4．根據權利要求1的工藝，其中在所述步驟b-3)中使用各向異性腐蝕。
5．根據權利要求2的工藝，其中在所述第一絕緣層具有第一絕緣層子層(22)和疊置在所述第一絕緣層子層上的第二絕緣層子層(24)，並且所述步驟a)包括以下分步驟a-1)在第二絕緣層子層(24)上形成導電層，a-2)使用所述光刻在所述導電層上形成光刻膠腐蝕掩模(33)，以及a-3)選擇性地腐蝕所述導電層以便由所述導電層形成所述至少兩個導電層(23)。
6．根據權利要求1的工藝，還包括在所述步驟b-1)和所述b-2)之間在所述第一絕緣層的所述上表面上形成腐蝕中止層(42)，以便進行所述腐蝕直到在所述步驟d)中露出所述腐蝕中止層的步驟。
7．根據權利要求1的工藝，其中所述目標孔(27；44)起用於動態隨機存儲單元的存儲節點電極(28)的節點接觸孔的作用。
8．根據權利要求7的工藝，其中所述至少兩個導電層起在所述存儲節點電極(28)下延伸的位線(23)的作用。
9．根據權利要求7的工藝，其中所述至少兩個導電層起在所述存儲節點電極(28)下延伸的字線(21)的作用。
全文摘要
為了在由設計規則中限定的最小長度隔開的位線(23)之間的層間絕緣結構(22/24)內形成節點接觸孔(27),首先初始節點接觸孔(25)以長度大於最小長度的方式在位線之間的層間絕緣結構內形成,絕緣側壁間隔層(26)形成在限定初始節點接觸孔的內表面上,以便形成長度小於最小長度的節點接觸孔,由此形成相當窄的節點接觸孔,並且位線和存儲節點電極(28)之間不會短路。
文檔編號H01L23/485GK1213160SQ9812006
公開日1999年4月7日 申請日期1998年9月29日 優先權日1997年9月29日
發明者川口真輝, 藤井威男 申請人:日本電氣株式會社