一種具有交叉連結的可編程互連網絡的集成電路的製作方法

2023-05-05 11:15:56 1

專利名稱：一種具有交叉連結的可編程互連網絡的集成電路的製作方法
技術領域：
本發明涉及一種集成電路，尤其涉及一種具有可編程的邏輯塊及互 連網絡的集成電路。發明背景有許多應用要求集成電路具有可編程或可配置的互連網絡。 一個這樣的應用是現場可編程邏輯門陣列(Field programmable gate array,簡稱 FPGA)，其中，邏輯門通過可配置的互連網絡而彼此連接。作為獨立芯 片或系統中核心部分起作用的FPGA已經廣泛被應用於大量微電子設備 中。廣義的FPGA的邏輯門的定義，不單指簡單的與非門，也指具有可 配置功能的組合邏輯與時序邏輯的邏輯單元(logic cell)或由多個邏輯單 元互連而組成的邏輯塊(logic block)。採用樹型分層互連體系結構(tree-based hierarchical interconnect architecture),其中，所有邏輯單元都處於樹的最底層，而邏輯單元之間 的互連則通過位於樹型拓樸結構上其他節點的分層開關盒(hierarchical switch box或HSB)。所述分層互連體系結構給互連網絡帶來了高效率和 可擴展性。然而，就所述樹狀結構中的兩個HSB而言，物理距離(physical distance)和邏輯距離(logical distance)是兩個不同的概念並且有時可能完 全不一致。這裡，"邏輯距離，，在這裡是一個定義在樹型結構上下文中 的術語，邏輯距離是指當在樹型結構中從一個HSB上行和/或下行而到達 另一個HSB時需要穿越的開關盒數或邊(edge)數。例如，某些HSB在 物理版圖設計上彼此接近卻需要跨越多個HSB才能彼此接觸。這類樹型 結構可能導致時序延遲，尤其是對於物理上鄰近的那些HSB而言。此外， 所述樹型結構的互連網絡也可能對邏輯布局比較每文感。邏輯布局的變化 會造成邏輯之間繞線的變化，從而可能不利地影響整個邏輯的時序。發明內容因此，本發明的目的是提供一種採用新的可編程互連網絡的集成電 路，該互連網絡可以淨皮編程以便在實現功能時具有面積、時序優化和/ 或布局友好的效果。本發明的第一方面提供了一種集成電路，其包括可編程互連網絡和 通過可編程互連網絡連接的邏輯塊陣列，其中所述可編程互連網絡包括 按樹型分層體系結構連接並且為邏輯塊提供選擇和連接的多個開關盒，位於樹狀結構最低層的開關盒被連接到所述邏輯塊；其中，所述網絡包 括建立在所述多個開關盒中的兩個開關盒之間的交叉連結(crosslink)。在第二方面中，本發明提供了一種集成電路，其包括可編程互連網 絡和由可編程互連網絡連接的邏輯塊陣列，所述集成電路還包括功能 塊，所述可編程互連網絡包括按樹型分層體系結構連接並且為所述邏輯 塊提供選擇和連接的多個開關盒，位於樹狀結構最低層的開關盒被連接 到所述邏輯塊；其中，所述電路包括所述多個開關盒中的一個和所述功 能塊之間的交叉連結。前文提到的邏輯塊可以是一個邏輯單元，也可以是由多個邏輯單元 組成的邏輯塊。本發明的上述及其他目的、特徵和優點將通過參考


的下述 詳細說明變得明顯，其中，同樣的附圖標記表示相同的或類似的元件。 因為所有邏輯塊都只一對一地連接到樹的最底層的HSB1，為了便於說 明本發明的重點，圖中沒示出該等邏輯塊。

圖1示意了現有技術中用於FP邏輯的樹型分層體系結構互連網絡的 邏輯圖；圖2示意了圖l的互連網絡實現在晶片上的物理版圖設計示意圖； 圖3示意了根據本發明實施例在樹型分層體系結構中建立的交叉連結；圖4是示意在相同層的兩個HSB之間做出的交叉連結的邏輯圖；圖5是圖4的互連網絡的版圖設計示意圖；圖6是示意在屬於相同子樹但不同層的HSB之間做出的交叉連結的 邏輯圖；圖7是圖6的互連網絡的版圖設計示意圖；圖8是示意在屬於不同子樹且不同層的HSB之間建立的交叉連結的 邏輯圖；圖9是圖8的互連網絡的版圖設計示意圖；圖IO示意了互連網絡所採用的HSB的內部結構圖(block diagram); 圖11 (a)和(b)示意了布局位置改變對邏輯之間連線的影響； 圖12(a)和(b)示意了 一種增強的交叉連結的模版(stencil); 圖13是一個邏輯圖，其示意了樹型分層互連網絡與外部功能模塊之 間的一種互連結構；圖14是圖13的互連網絡的版圖設計示意圖；圖15示意根據本發明一個實施例在樹型分層互連網絡與外部功能 模塊之間使用交叉連結的互連結構的邏輯圖；圖16是圖15互連網絡的版圖設計示意圖；以及圖17示意了根據本發明另 一 個實施例的混合集成電路。
具體實施方式
圖1示意了用於FP邏輯的樹型分層體系結構互連網絡的邏輯圖。如 圖l所示，四級分層開關盒(下稱HSB)形成了一個四叉樹，其中樹根位於 頂部。所述HSB被配置用於實現到FP邏輯單元陣列(圖中未示出)的可 編程布線通路。具體地說，底層1中分別標記為0、 1、 2和3的每四個鄰 近的HSB(稱作HSB1)都被連接到第二層中的一個HSB(HSB2)。第二層中 分別用0、 1、 2和3標記的每四個相鄰的HSB都被連接到第三層中的一個 HSB(HSB3)。第三層中分別用編號O、 1、 2和3標記的所有四個HSB都被 連接到HSB4。為了更好地說明，較低層中的HSB被稱為子HSB，而與所 述子HSB直接連接的HSB被稱為父HSB。圖2是圖1的互連網絡的版圖設計示意圖。請注意，圖2中的HSB用附 加編號加以標記以《更互相區別。第四層中只有一個HSB，因此對於這個HSB4沒有採用進一步標記。在第三層中，HSB被稱為HSB3-N,其中， N是圖1所示的該HSB的標記號碼。在第二層中，HSB被稱為HSB2-MN, 其中，M表示圖1所示該HSB的父HSB的標記號碼，N表示圖l所示的該 HSB的標記號碼。在第一層中，HSB被稱為HSB1-PMN,其中，P表示圖 1所示的該HSB的祖父HSB的標號，M表示圖1所示的該HSB的父HSB的 標號，N表示圖1所示的該HSB的標號。例如，第三層中的四個HSB分別被標記為HSB3-0、HSB3-l、HSB3-2、 HSB3-3。第二層中與HSB3-2直接連接的四個HSB分別被標記為 HSB2-20、 HSB2-21、 HSB2-22、 HSB2-23。第 一層中與HSB2-20直接連 接的四個HSB被標記為HSBl-200、 HSB1-201、 HSBl-202、 HSBl-203。從圖1和圖2可以注意到， 一些HSB邏輯上互相遠離但是物理上彼此 鄰近。如前文所述，邏輯距離等於從一個HSB沿樹向上/下到達另一HSB 所需穿越或跳躍的節點數或邊數。邏輯距離可以採用跳躍次數(hop count)來度量。沿著樹從一個HSB到達下一HSB意味著一次跳躍。邏輯 遠離意味著跳躍次數例如為4或更多的距離。本發明在HSB之間提供了交叉連結，以縮短那些邏輯遠離但是物理 接近的HSB之間的距離。交叉連結是指非樹型結構的快速互連結構。圖3示意了根據該本發明實施例在樹型分層體系結構中建立的交叉 連結。如圖3所示，HSB1-211是第一層中具有標號1的HSB,並且具有第 二層中標號為1的父HSB以及第三層中標號為2的祖父HSB。 HSBl-300是 第一層中具有標號O的HSB，並且具有在第二層中標號為O的父HSB和在 第三層中標號為3的祖父HSB。如圖3所示，HSBl-211與HSBl-300物理 上接近。用於將HSB 1-211連接到HSB1 -300的樹型路徑包括HSB2-21 、 HSB3-2、 HSB4、 HSB3-3和HSB2-30。為了進行此互連，必須包括五個 其它的HSB，並且HSBl-211需要做出6次跳躍以達到HSBl-300,即跳躍 次數為6。跳躍次數為6意指HSBl-211和HSBl-300邏輯上很遠。根據本發明，可以在HSB 1-211和HSB 1 -300之間4故出以虛線示出的 交叉連結。藉助於這個交叉連結，它們之間的連接不涉及其他HSB,這 意味著跳躍次數等於l，比樹型結構的互連要少得多。藉助於這個交叉連結，任何HSB都可以直接連4妄到在該互連網絡內 與之物理鄰近的另一個HSB。這樣的連接涉及較少的HSB，因此實現更 快的響應。圖4是示意在相同層的兩個HSB之間做出的交叉連結的邏輯圖。如圖 4所示，第一層中的跳躍次數為4的兩個HSB, HSB1-013和HSB1-031被 交叉連結起來。該交叉連結以虛線示出。HSB1-013具有自己的標號3、 父標號1和祖父標號0。 HSB1-031具有自己的標號l、父標號3和祖父標號 0。與該交叉連結相反，傳統的樹型路徑涉及另外三個HSB,包括 HSB2-01、 HSB3-0和HSB2-03，即意味著要做出更多跳躍以及較長的響 應時間。還請注意，在同一附圖中，第二層中的另外兩個HSB， HSB2-21和 HSB2-30交叉連結，因此跳躍次數為4的樹型路徑被替換為跳躍次數為1 的新捷徑，因此在建立互連時不涉及除它們自己之外的其他HSB。樹型路徑以加^L的方式示出。圖5是圖4的互連網絡的版圖設計示意圖。從圖5中可以注意到， HSB1-031和HSB1-013物理上接近，HSB2-21和HSB2-30物理上接近。因 此，通過交叉連結，物理上接近但是邏輯上遠離的兩個HSB被直接互連 起來。請注意，樹型路徑以及該路徑中的HSB以加粗的方式示出。 應當理解，儘管圖5中示出HSB1-031和HSB1-013物理上接近，但是 這不是必然的。有可能變成它們物理上遠離，而另外兩個HSB，例如 HSB1-032和HSB1-010物理上接近。哪些HSB物理上接近將取決於真實 的布局，圖5中的布局只是示意性的。重要的是，樹狀結構中物理上接 近但是邏輯上遠離的那些HSB可以通過交叉連結直接互連。圖6是示意在屬於相同子樹但不同層的HSB之間做出的交叉連結的 邏輯圖，其中所述兩個HSB之一是另一HSB所屬子樹的根或祖先。如圖6 所示，HSB3-0與HSBl-032交叉連結。HSB2-03，作為樹型路徑中的一個 關鍵且不可缺少的HSB，沒有包括在該交叉連結中。另外，另兩個HSB, HSB4和HSB2-30交叉連結而不涉及HSB3-3 。樹型路徑以加粗的方式示出。圖7是圖6的互連網絡的版圖設計示意圖。從圖7中可以注意到， HSB3-0和HSBl-032物理上接近，HSB4和HSB2-30物理上接近。通過交 叉連結，它們直4妄互連在一起。同樣，樹型路徑和該路徑中的HSB以加 粗的方式示出。圖8是示意在屬於不同子樹且不同層的HSB之間建立的交叉連結的 邏輯圖，其中一個HSB不是另一HSB的祖先。如圖8所示，HSB3-1與 HSB2-30交叉連結，無需涉及樹型路徑中的HSB4和HSB3-3。另外兩個 HSB， HSB1-033和HSB2-12交叉連結，並且不涉及其他HSB(樹型路徑的 HSB2-03、 HSB3-0、 HSB4、 HSB3-1)。圖9是圖8的互連網絡的版圖設計示意圖。從圖9中可以注意到， HSB1-033和HSB2-12物理上接近，但是HSB3-l和HSB2-30物理上不接 近。HSB3-l而是如圖所示與HSB2-30有所距離。這意味著可以在邏輯上 遠離並且物理上遠離的兩個HSB之間建立交叉連結以改善時序關係。在圖8和圖9中，樹型路徑以及該路徑中的HSB以加粗方式示出。圖IO示意了互連網絡所採用的HSB的內部結構圖。該HSB被標記為 HSBk，其中，k表示HSB的分層層數。不同層的HSB擁有相似的結構， 區別在於接口 ( umi， umo， dmi， dmo， xmi, xmo )的寬度。因此HSBk可以 表示之前附圖中的任何HSB，甚至可以表示更高層中的HSB。在圖10中，HSBk包括通過多路選擇器(MUX)實現的多個開關單元， 即上遊多路選擇器開關UMSk，下遊多路選擇器開關DMSk-O，...，和 DMSk-(N-l),以及外部多路選擇器開關XMS。該HSBk具有多個輸入輸出，即下遊多路選擇器輸入dmi、上遊多 路選擇器輸入umi、上遊多路選擇器輸出umo和下遊多路選擇器輸出 dmo,以及外部多路選擇器輸入xmi和外部多路選擇器輸出xmo。輸入dmi可以在k=l時連接到與該HSBk相連的邏輯單元的輸出， 或者在k是1以外的整數時連接到與該HSBk相連的k-l層任何HSB的 輸出umo。輸出dmo可以在k-l時連接到與該HSBk相連的邏輯單元的 輸入，或者在k不等於1時連接到與該HSBk相連的k-l層的任何HSB 的輸入umi。輸入umi可以被連接到與該HSBk相連的k+l層HSB的輸出dmo。輸出umo可以淨皮連接到與該HSBk相連的k+l層HSB的輸入 dmi。輸入xmi和輸出xmo可以分別被連接到任何層中的另 一個HSB的 輸出xmo 和輸入xmi以便建立它們之間的交叉連結。UMSk用於接收輸入信號dmi和xmi，並且在配置比特(configuration bit)的控制下用於選擇dmi或xmi以便在埠 umo處進行輸出。DMSk-j,其中j-l、 2、 3或4等等，具有下遊多路選擇器反饋輸入dmfi、 上遊多路選擇器輸入umi、外部多路選擇器輸入xmi以及下遊輸出dmo。 請注意，信號dmfi來自於輸入dmi。 DMSkj;陂配置用於接收輸入信號，包 括來自輸入dmi的dmfi、來自輸入umi的umo和來自輸入xmi的 xmi, 並且 被配置用於在配置比特的控制下將所接收的信號選擇為dmoj來輸出。其 中一個dmoj,其中j-l、 2、 3或4等等，被選擇經由輸出端dmo輸出。XMSk用於接收來自輸入dmi的輸入信號dmfi、來自輸入xmi的xmi以 及來自輸入umi的輸入信號umi。然後，XMSk在配置比特的控制之下將 其中一個輸入信號選擇為xmo並將其輸出到埠xmo。另一方面，來自 xmi的輸入信號然後被發送到DMSk-O、 DMSk-l，...、以及DMS"N-1)以及 UMSk。應當指出，如上所述的開關盒可以通過電晶體、傳輸門、多路選擇 器或可以執行邏輯選擇和連接功能的其他元件來實現。多路選擇器是優 選的，因為它們與其他開關盒相比需要較少的空間來存儲配置比特。在之前的實施例中，交叉連結被用來在物理上接近但是邏輯上遠離 或者物理上且邏輯上遠離的HSB之間建立直接互連。然而，交叉連結 也可以被用來在物理上且邏輯上接近的HSB之間建立直接互連。圖11示意了分層互連結構對布局位置的限制。如圖ll(a)所示，某 個應用的邏輯布局由HSBl-030、 HSB1-031、 HSBl-032、 HSB1畫033、 HSBl-Oll、 HSB1-012、 HSB1-013形成。該邏輯布局包括在下列每對 HSB之間中建立的互連，包括HSBl-032和HSBl-033、 HSB1-032和 HSB1-031、 HSB1-030和HSBl-033、 HSB1-030和HSB1-013、 HSB1-030 和HSBl-Oll、 HSB1-012和HSBl-Oll。應當指出，此圖中的這些HSB 共享相同的祖父HSB，意指它們邏輯上接近並且物理上接近。每一對 HSB都可以通過樹型路徑互連。因此，建立時序合理的互連並不難。然而，圖ll(a)的布局並不容易實現。出於某些原因，比如進位鏈 (carrychain),該布局不得不移動，例如一列，以形成圖ll(b)中的布 局。在圖ll(b)中，用來實現與HSBl-032和HSBl-031相同功能的 HSB1-033和HSB1-120不再邏輯上和物理上接近，而是邏輯上遠離。如 果仍然採用樹型路徑，則時序將變差。這突出表明了樹型結構互連網絡對位置敏感的特點。圖12(a)說明了 一種增強的交叉連結的模版，而圖12(b)說明了圖12(a) 自身的模版。該模版在HSB1-031的附近形成，並且交叉連結建立在 HSB1-031和其相鄰的第一層HSB之間。如圖12(b)所示，HSB1-031可以 分別與HSB1-030和HSB1-120建立具有16線的交叉連結；分別與 HSB1-033和HSB1-013建立具有4線的交叉連結；分別與HSBl-021、 HSB1-121、 HSB1-211和HSB1-011建立具有4線的交叉連結;分別與 HSBl-032、 HSB1腸012、 HSB1-102和HSB1-122建立具有2線的交叉連結。 較低層中這種複雜化的交叉連結增加了局部可布線性並且降低了分層 體系結構的位置敏感特徵的影響。如果該模版橫向移動，例如一列，則 該模版保持不變，並且不需要改變互連。需要指出，建立在不同層HSB之間的交叉連結也可降低分層體系結 構的縱向或橫向布局敏感特徵的影響。已經示出，不同方向的交叉連結可能具有不同的線數。所屬領域技 術人員可以認識到，這類模版有助於布局諸如進位鏈之類的特定定向功妙請注意，模版中的一部分相鄰HSB1，包括HSBl-030、 HSBl-032和 HSB1-033,它們與HSB1-031邏輯上接近並且物理上接近。它們可以經 由HSB2-03與HSB1-031建立樹型路徑。然而，如圖ll中所提及，如果用 樹型互連來代替這些交叉連結，則將犧牲局部的可布線性。時序和速度。應當高度理解，交叉連結的概念可以被應用到樹間連接。圖13 是一個邏輯圖，其示意了樹型分層互連網絡與外部功能模塊之 間的一種互連結構。如圖13所示，任何HSB都應該在樹型結構內首先布線到頂層的HSB4以便與外部功能塊互連。圖14示意了圖13中的樹型路徑的版圖設計示意圖。如圖14所示，外 部功能塊是具有IOC-O、 IOC-l、 IOC-2、 IOC-3、 K)C-4單元的IO塊(IOB )。 IOC-O單元需要通過IOB、 HSB4、 HSB3-2和HSB2-22布線到達HSBl-220, 雖然HSB1 -220與IOC-O單元物理上接近。圖15示意根據本發明一個實施例的建立在樹型分層互連網絡與外 部功能模塊之間使用交叉連結的互連結構的邏輯圖。在圖15中示出了由 HSB形成的樹型分層體系結構的互連網絡，它們可以是之前附圖中所示 的結構。在其右邊，示出了包括一個父功能塊和5個子功能塊的外部功 能塊。HSB2-22、 HSBl-220和HSBl-222中的每一個都與所述父功能塊建 立了交叉連結的連接。通過交叉連結，HSB2-22、 HSB1-220和HSB 1-222 中的每一個都被直接連接到所述外部功能塊，顯著地降低了時延。圖16是圖15的版圖設計示意圖。從圖16可見，功能塊是一個輸入輸 出塊(IOB)，它包括一個IO開關盒(IOSB)和五個IO單元(IOC), 分別是IOC-O, IOC-l, IOC-2, 10C-3和IOC-4。 HSB2-22、 HSBl-220和 HSBl-222物理上接近IOB及IOSB。通過IOSB， HSB2-22、 HSBl-220和 HSB1-222中的每一個都可以被直接布線到IOC-0、 IOC-l、 IOC-2、 IOC-3 和IOC-4中的《壬意一個。應當理解，所述外部功能塊可以是樹型結構並且/或者其中的每個功 能塊都可以是輸入輸出塊、嵌入存儲塊、FPGA塊或掩膜可編程(mask programmable或MP)門陣列塊。在一個例子中，如果功能塊是樹型結構的功能子塊結合體，則可以 在功能塊內設置交叉連結。儘管已經結合FPGA電路對如上所示的實施例進行了討論，然而本 發明可以不受限於FPGA電路，而是還可以適用於嵌有FPGA的任何集成 電路，比如CSoC和PSoC。另外，儘管已經結合FPGA電路對如上所示的實施例進行了討論， 然而本發明也可以適用於MPGA電路或嵌有MPGA的任何集成電路。圖17示意了根據本發明另一個實施例的混合集成電路。所述電路可 以被劃分成兩部分，即左邊部分和右邊部分。左邊部分是用於FP邏輯單元陣列的HSB樹型分層互連網絡，而右邊部分是用於MP邏輯單元陣列的 HSB樹型分層互連網絡。這兩個HSB網絡都被IO塊包圍，並且被外部儲 存器塊(EMB)包圍或嵌有外部儲存器塊。交叉連結可以建立在FP HSB和相鄰的IOB/EMB之間、建立在FP HSB和相鄰的MP HSB之間，以便改進局部可布線性及其時序。儘管上述互連網絡被示出具有四叉樹結構，然而應當高度理解，所 述互連網絡可以是任何樹型結構。儘管在前述實施例中HSB為單個邏輯單元提供選擇和連接，然而應 當理解的是，HSB也可以為由多個邏輯單元組成的邏輯塊提供選擇和連 接。雖然已經結合本發明的優選實施例進行了描述，但是對於所屬領域 技術人員來說很明顯，在不脫離本發明的前提下可以做出不同的改變和 修改。因此，其目的是在所附權利要求書中覆蓋所有這類屬於本發明真實 精神和範圍的改變和修改，本發明的真實精神和範圍由所附權利要求書 的界限來定義。
權利要求
1.一種集成電路，包括可編程互連網絡和通過可編程互連網絡連接的邏輯塊陣列，其中所述可編程互連網絡包括按樹型分層體系結構連接並且為所述邏輯塊提供選擇和連接的多個開關盒，位於所述樹狀結構最低層的開關盒被連接到所述邏輯塊；其中，所述網絡包括建立在所述多個開關盒中的兩個開關盒之間的交叉連結。
2. 根據權利要求1的集成電路，其中，所述多個開關盒中的兩個開關 盒邏輯上遠離但是物理上接近。
3. 根據權利要求2的集成電路，其中，所述多個開關盒中的兩個開關 盒邏輯上接近並且物理上接近。
4. 根據權利要求1的集成電路，其中，所述多個開關盒中的兩個開關 盒邏輯上遠離並且物理上遠離。
5. 根據權利要求l-4中任意一項的集成電路，其中，所述兩個開關盒 位於所述樹的相同子樹內。
6. 根據權利要求l-4中任意一項的集成電路，其中，所述兩個開關盒 位於所述樹的相同層。
7. 根據權利要求l-4中任意一項的集成電路，其中，所述兩個開關盒 位於所述樹的不同子樹內和不同層。
8. 根據權利要求l-4中任意一項的集成電路，其中，所述邏輯單元陣 列是現場可編程門陣列或掩膜可編程門陣列。
9. 根據權利要求1的集成電路，其中，所述多個開關盒包括多路選擇 器、電晶體或傳輸門。
10. 根據權利要求1的集成電路，其中邏輯塊包括一個或多個邏輯單元。
11. 一種集成電路，包括可編程互連網絡和通過可編程互連網絡連接 的邏輯塊陣列，所述集成電路還包括功能塊，所迷可編程互連網絡包括 按樹型分層體系結構連接並且為所述邏輯塊提供選擇和連接的多個開關盒，位於所述樹狀結構最低層的開關盒被連接到所述邏輯塊；其中，所述電路包括所述多個開關盒中的一個開關盒和所述功能塊之間的交叉連結。
12. 根據權利要求11的集成電路，其中，所述功能塊是輸入輸出塊或 存儲塊。
13. 根據權利要求11的集成電路，其中，所述功能塊是由第二樹型分 層體系結構的開關盒連接的現場可編程門陣列或掩膜可編程門陣列。
14. 根據權利要求13的集成電路，其中，所述功能塊包括建立在所述 第二樹型分層體系結構的開關盒中的兩個開關盒之間的交叉連結。
15. 根據權利要求11的集成電路，其中，所述可編程互連網絡包括建 立在所述多個開關盒中的兩個開關盒之間的交叉連結。
16. 根據權利要求11的集成電路，其中，所述多個開關盒包括多路選 擇器、電晶體或傳輸門。
17. 根據權利要求11的集成電路，其中邏輯塊包括一個或多個邏輯單元。
全文摘要
本發明在第一方面披露了一種集成電路，其包括可編程互連網絡和通過可編程互連網絡連接的邏輯塊陣列，其中所述可編程互連網絡包括按樹型分層體系結構連接並且為邏輯塊提供選擇和連接的多個開關盒，位於樹狀結構最低層的開關盒被連接到所述邏輯塊；其中，所述網絡包括建立在所述多個開關盒中的兩個開關盒之間的交叉連結。本發明有助於實現具有面積、時序優化和/或布局友好的效果。
文檔編號H03K19/177GK101404491SQ20081011241
公開日2009年4月8日 申請日期2008年5月23日 優先權日2008年5月23日
發明者文 周, 李楓峰 申請人:雅格羅技(北京)科技有限公司