利用通孔塞消除負載效應的方法

2023-05-05 10:45:51 1

專利名稱：：利用通孔塞消除負載效應的方法
技術領域：
：本發明涉及集成電路及其半導體器件的製造方法。更具體而言，本發明提供用於集成電路製造的蝕刻工藝的方法和裝置。通過示例性實施例，本發明已應用於雙嵌入式的形成並減少通常與圖案分集相關的負載效應。但是，應該認識到，本發明具有相當廣泛的應用範圍。
背景技術：
：集成電路或"IC"已經從在單一珪晶片上製造的少數互連器件發展到數百萬的器件。當前的IC提供的性能以及複雜性遠超過當初的想像。為了實現在複雜性和電路密度(即能夠封裝在給定晶片區域上的器件的數量)方面的改進，也被稱為器件"幾何圖形"的最小器件特徵的尺寸隨著每一代的IC而變得越來越小。如今，半導體器件被製成具有小於四分之一微米寬的特徵。增加電路密度不僅改進了IC的複雜性和性能，而且還為消費者提供了更低成本的部件。IC製造廠可能價值幾億、甚至幾十億美元。每一個製造廠將具有一定的晶片生產量，每一個晶片上具有一定量的IC。因此，通過使單個IC器件變得更小，可以在每一個晶片上製造更多的器件，從而增加製造廠的產量。使器件變小非常具有挑戰性，因為IC製造中使用的每一個工藝都有局限性。也就是說，給定的工藝通常僅工作至一定的特徵尺寸，然後需要改變該工藝或器件布圖。這種局限性的實例是用於通過低成本和高效率方式製造集成電路的化學幹蝕刻工藝。集成電路的製造涉及多種工藝。例如這些工藝具體包括晶片生長、光刻、摻雜、氧化、沉積、蝕刻移除以及外延生長。半導體器件和電路在用作襯底的晶片上形成。通常，單晶襯底由具有晶體的單一材料製成，所述晶體由均在一個特定方向上排列的原子形成。晶片生產的過程通常涉及產生大的半導體材料晶錠、使晶錠配向、移除雜質、將晶錠切割成薄晶片和拋光切割的晶片。通常光刻工藝用於限定和使晶片的特定區域成形，以適合集成電路的特定設計。通常，布圖設計被用於產生光掩模(或中間掩模圖案，根據需要)。晶片表面通常覆蓋有光刻膠層。然後通過光掩模使晶片曝光。在膝光後，利用化學過程移除膝光的光刻膠區域。結果，晶片含有清除區域(移除光刻膠的區域)和光刻膠阻擋區域。接著，實施僅影響清除區域的各種工藝(例如蝕刻、氧化、擴散等)。各種工藝完成之後，移除光刻膠材料。沉積是半導體製造中的另一種工藝。沉積通過沉積各種材料在絕緣體和互連層中提供連接。通常使用諸如化學氣相沉積(CVD)和低壓CVD(LPCVD)的技術。例如，沉積金屬以提供低電阻的互連，使用多晶矽作為導體以及沉積介電材料以產生絕緣層。蝕刻是半導體製造中的另一種重要工藝。蝕刻涉及利用物理過程、化學過程或其組合從晶片表面除去所選區域。通常，蝕刻的目的是精確地再生掩模圖案。為了實現該目的，通常希望蝕刻工藝在圖案和深度方面具有高度的選擇性，這通常通過化學幹蝕刻來實現。化學幹蝕刻通常涉及在等離子體中產生反應性物質、使這些物質擴散到待蝕刻材料的表面、這些物質吸附在表面上、表面上的這些物質反應形成揮發性物質、表面吸附副產物並使解吸的物質擴散進入氣體中。存在完成這些步驟的多種幹蝕刻系統。例如，幹蝕刻系統包括桶式蝕刻機、下遊式蝕刻機、平行電極(平面)反應器蝕刻機、堆疊平行電極蝕刻機、六極管組(hexodebatch)蝕刻機、磁控管離子蝕刻機等。在多種蝕刻工藝中，雙嵌入式蝕刻是最難的一種.由於與雙嵌入有關的複雜性，因此蝕刻和剝離過程的標準通常嚴格。例如，該工藝通常需要在蝕刻以及後續等離子體光刻膠剝離過程中避免在通孔底部上暴露銅，以保持接觸沉陷。通常，誤差容限一般非常小。在過去，傳統技術在製造過程中採用深紫外線光吸收氧化物(DUO)材料來填充通孔。例如，DUO材料在本申請中用作犧牲層。與利用DUO材料相關的一個挑戰是減少或消除由圖案分集所引起的負載效應。不幸的是，傳統技術通常對於半導體的許多製造要求是不夠的.例如，在傳統技術中使用的DUO材料通常導致過多的負栽效應。通過以下全面描述的本發明至少部分克服了傳統技術的這些和其它缺點。因此，需要一種用於半導體製造工藝的改進方法和系統。
發明內容本發明涉及集成電路及其半導體器件的製造方法。更具體而言，本發明提供用於集成電路製造的蝕刻工藝的方法和裝置。通過示例性實施例，本發明已應用於雙嵌入式的形成.但是，應該認識到，本發明具有相當廣泛的應用。根據實施方案，本發明提供一種加工負栽效應減少的集成電路的方法。該方法包括提供村底的步驟，該襯底的特徵在於第一厚度。該方法還包括形成覆蓋襯底的中間金屬介電層的步驟。中間金屬介電層的特徵在於第二厚度。該方法還包括形成覆蓋中間金屬介電層的第一光刻膠層的步驟。第一光刻膠層與第一圖案相關。另外，該方法包括形成至少部分位於中間金屬介電層內部的笫一通孔的步驟。第一通孔的特徵在於第一深度。該方法還包括移除第一光刻膠層的步驟。該方法還包括形成通孔塞的步驟。通孔塞位於第一通孔內部。通孔塞的特徵在於第一多維度。第一多維度包括第一高度和第一寬度。笫一高度小於或等於第一深度。另外，該方法包括形成覆蓋第一通孔的氧化物層的步驟。此外，該方法包括形成覆蓋氧化物層的第二光刻膠層的步驟。第二光刻膠層與第二圖案相關，該方法還包括形成至少部分位於中間金屬介電層內部的第二通孔的步驟。第二通孔的特徵在於第二多7維度。第二多維度包括第二深度和第二寬度.第二深度小於第一深度。第二寬度小於第一寬度。該方法還包括移除通孔塞和第二光刻膠層的步猓。根據另一個實施方案，本發明提供一種部分加工(partiallyprocess)集成電路。該部分加工集成電路包括襯底，該襯底的特徵在於第一尺寸。該部分加工集成電路還包括覆蓋襯底的中間金屬介電層。中間金屬介電層包括第一通孔。第一通孔的特徵在於第一深度。該部分加工集成電路還包括第一通孔內的通孔塞位置。第一通孔塞位置的特徵在於第一高度和第一寬度。第一高度小於第一深度.另外，該部分加工集成電路包括覆蓋通孔塞位置的填充層。填充層包括填充部分和覆蓋部分(blanketportion)。填充部分位於通孔塞位置內。覆蓋部分的特徵在於第二寬度。第二寬度大於第一寬度。根據本發明的又一個實施方案，本發明提供一種部分加工集成電路。該部分加工集成電路包括襯底，該襯底的特徵在於第一尺寸。該部分加工集成電路還包括覆蓋襯底的中間金屬介電層。中間金屬介電層包括第一通孔。第一通孔的特徵在於第一深度。該部分加工集成電路還包括第一通孔內的通孔塞位置。第一通孔塞位置的特徵在於第一高度和第一寬度。第一高度小於第一深度。另外，該部分加工集成電路包括位於通孔塞位置內的通孔塞。通孔塞的特徵在於第一高度。第一高度小於所述第一深度。另外，該部分加工集成電路包括覆蓋通孔塞位置的氧化物層。氧化物層包括填充部分和覆蓋部分。第一部分位於第一通孔內並覆蓋通孔塞。覆蓋部分覆蓋第一通孔。覆蓋部分的特徵在於第二寬度，其中第二寬度大於第一寬度。此外，該部分加工集成電路還包括覆蓋氧化物層的光刻膠層.光刻膠層包括至少一個開孑L。所述至少一個開孔的特徵在於笫三寬度，其中第三寬度大於第一寬度。應該理解，是^L據本發明的半導體上的深度的均勾性減少了DUO負載效應。此外，本發明通過減少集成電路中圖案分集來減少DUO負載效應。還應該理解的是，本發明具有廣泛的應用。例如，在半導體製造中本發明允許更好的均勻性和一致性。參考以下詳細說明和附圖，可以更全面理解本發明的各種目的、特徵和優點。圖1A~1I是根據本發明的製造工藝過程中各階段雙嵌入式結構的部分的典型橫截面側視圖。圖2包括利用傳統方法的部分加工集成電路的圖。圖3包括根據本發明實施方案生產的部分加工集成電路的圖。具體實施方式本發明涉及集成電路及其半導體器件的製造方法。更具體而言，本發明提供用於集成電路製造的蝕刻工藝的方法和裝置。通過示例性實施例，本發明已應用於雙嵌入式的形成。但是，應該認識到，本發明具有相當廣泛的應用。在過去，傳統技術在製造過程中採用深紫外光吸收氧化物(DUO)材料來填充通孔。例如，DUO材料在本申請中用作犧牲層。與利用DUO材料相關的一個挑戰是減少或消除由圖案分集所引起的負載效應。不幸的是，傳統技術通常對於半導體的許多製造要求是不夠的。例如，在傳統技術中使用的DUO材料通常導致過多的負載效應。根據傳統技術，DUO層厚度和均勻性是在嵌入加工過程中的重要特徵。通常，通孔圖案區域中的DUO層厚度小於空白區域的厚度，因為部分DUO填充在通孔中。當通孔深和密集時，這種厚度差異通常較大。例如DUO層厚度差異可大於1200A。DUO層厚度差異給半導體制itit成許多問題。因此，需要消除或減少DUO層厚度差異的技術.根據本發明的特定實施方案，本發明通過在半導體製造過程中利用通孔塞來減少DUO層厚度差異。此外，本發明減少由圖案分集所引起的負載效應。根據本發明的方法和系統在圖1A~1I中圖示說明並在下文中進行說明。這些圖解僅提供實施例並且不應該不當地限制權利要求的範圍，4^5域技術人員將認識到許多變化、替代和修改.圖1A1I提供了根據本發明一些實施方案實施的雙嵌入式工藝的實施例。例如，本發明在蝕刻過程中提供通孔塞以減少負載效應。應該理解的是，下文所描述的各個步驟對於各種應用可以添加、移除、置換、重複或部分重複，這些步驟不應該限制權利要求的範圍.圖1A是說明根據本發明實施方案的待加工的雙嵌入式結構的部分的簡化圖。該圖僅是實施例，不應該不當地限制權利要求的範圍.本領域技術人員將認識到許多變化、替代和修改.結構10包括導電區域100。導電區域100的材料取決於製造工藝和應用。例如，導電區域100基本由銅製成。在導電區域100上覆蓋絕緣層110。在絕緣層110上是中間金屬介電(IMD)層120。例如，IMD層120由低k碳摻雜二氧化珪組成。結構10包括在IMD層上的停止層(或硬掩模層)140。例如，停止層140由氮化矽(例如Si3N4)或氮氧化矽(例如SiON)組成。在停止層140上M抗反射塗層(BARC)160。例如BARC層160通常由有機材料製成，以減少在限定通孔的後續光刻圖案化過程中所不希望的;5L^射。如圖lA所示，通孔包括通孔圖案190。在BARC層160上是光刻膠(PR)層180。根據應用，可以使用特定類型的PR層。例如，深紫外(DUV)光刻膠被用於使通孔圖案化，包括利用具有小於約250nm波長的激發輻射源，以暴露光刻膠層180。僅僅作為實例，光刻J^180可以是任意常規的DUV,所述任意常規的DUV例如包括包含光產酸的化學放大光刻膠。其它的材料也可以用作PR層。例如，商業上可利用的光刻膠包括PMMA和聚丁烯碸。根據特定實施方案，製備結構10用於蝕刻。例如，通過蝕刻工藝來形成通孔圖案190。圖1B是說明根據本發明實施方案的部分加工集成電路的簡化圖。該圖僅是實施例，不應該不當地限制權利要求的範圍。本領域技術人員將認識到許多變化、替代和修改。如圖1B所示，結構10已經被部分加工。在一些加工之後，結構10包括通孔200,其被各向異性蝕刻通過BARC層160、停止層140和IMD層120的厚度，以產生緊密連通下層導電區域100的開口.例如，各向異性蝕刻通常通過傳統等離子體反應離子蝕刻(RIE)工藝來實施.在各向異性蝕刻之後，移除光刻膠層180和BARC層160。例如，光刻膠層180和BARC層化0可以通過溼化學法等離子體蝕刻工藝來移除.通常，現有技術再次填充通孔以準備第二蝕刻過程。相反，根據本發明的特定實施方案，實施額外過程以形成可用於消除或減少負栽效應的通孔塞。圖1C是說明根據本發明實施方案沉積特定材料至部分加工半導體的簡化圖。該圖僅是實施例，不應該不當地限制權利要求的範圍。本領域技術人員將認識到許多變化、替代和修改。如圖1C所示，犧牲層220保形地沉積在結構10的通孔200上。只是作為實施例，犧牲層220是可流動的有M料並且由光刻膠材料組成，該材料可以和用於後續使溝槽線孔圖案化的DUV光刻膠材料相同。根據特定實施方案，可以使用旋塗法來塗覆光敏樹脂材料以形成犧牲層220。犧牲層220用於產生通孔塞，該通孔塞可用於消除或減少負載效應。根據多個實施方案，移除部分犧牲層220。圖1D是說明根據本發明實施方案加工半導體上的犧牲層以產生通孔塞的簡化圖。該圖僅是實施例，不應該不當地限制權利要求的範圍。本領域技術人員將認識到許多變化、替代和修改.如圖1C所示沉積犧牲層220之後，蝕刻並部分移除犧牲層220。結果，形成通孔塞240。通孔塞240的尺寸根據應用而變化。通孔塞240填充部分或全部通孔200。例如，通孔塞240延伸在後續蝕刻的溝槽線孔的底部上方.例如，在回蝕刻過程中，蝕刻深度優選接近後續溝槽深度。實施回蝕刻，使得通孔200保持至少部分填充，包括至少部分覆蓋通孔側壁，從而形成如圖1D所示的通孔塞240。只是作為實施例，通過傳統RIE工藝來實施回蝕刻過程。通常，DUO層在雙嵌入式工藝過程中被用於產生笫二通孔的蝕刻過程，該第二通孔不同於如前所述的第一通孔。DUO層通常被用於減少或消除負載效應。但是，應該理解的是，只有DUO層一般是不夠的。圖IE是說明根據本發明實施方案沉積在部分加工半導體上的DUO層的簡化圖。該圖僅是實施例，不應該不當地限制權利要求的範圍。本領域技術人員將認識到許多變化、替代和修改。如圖1E所示，DUO層250保形地沉積在通孔塞240上以填充剩餘的通孔200。只是作為實施例，使用傳統旋塗法來形成DUO層250。如上所述，DUO層250的目的是消除或減少負載效應，並不用於蝕刻過程本身。需要光刻膠材料來形成通孔圖案。圖IF是說明根據本發明實施方案在部分加工半導體材料頂部上形成的光刻膠層的簡化圖。該圖僅是實施例，不應該不當地限制權利要求的範圍。本領域技術人員將認識到許多變化、替代和修改。在DUO層250頂部上，光刻膠層260(例如溝槽線光刻膠)沉積在DUO層250上。例如，光刻膠層260通過膝光和顯影而被光刻圖案化，從而在DUO層250上形成用於溝槽線形成的圖案。才艮據特定實施方案，光刻膠是設計用於曝光和顯影的DUV光刻膠。例如，光刻膠被設計用於涉及小於約250nm波長的蝕刻過程。例如，光刻膠層260材料類似於通孔塞240的材料。在形成光刻膠層260之後，準備再次蝕刻結構10。圖1G是說明根據本發明實施方案已經被蝕刻超過兩次的部分加工半導體的簡化圖。該圖僅是實施例，不應該不當地限制權利要求的範圍。本領域技術人員將認識到許多變化、替代和修改。利用蝕刻工藝來蝕刻穿過UDO層250、停止層140、部分通孔塞240和部分IMD層120。蝕刻過程的結果是形成通孔280。根據特定實施方案，利用傳統蝕刻工藝.例如利用等離子體各向異性蝕刻工藝.在蝕刻過程之後，光刻膠層和部分蝕刻的通孔塞將被移除。圖1H是說明根據本發明實施方案移除光刻膠和通孔塞之後的部分加工半導體的簡化圖。該圖僅是實施例，不應該不當地限制權利要求的範圍。本領域技術人員將認識到許多變化、替代和修改。在移除過程中，光刻膠和通孔塞均從結構10中移除。結果，形成清潔通孔。根據特定實施方案，光刻膠層和通孔塞由基本相同的材料製成，並因此容易同時移除。例如利用富氧等離子體來實施R舊灰化和清洗工藝，以移除通孔塞240和光刻膠層260。通常，在溝槽線孔280和通孔200的底部和側壁上形成阻擋層，接著用金屬填充，從而完成雙嵌入式結構。例如，將銅填充到孔中.對於特定應用，實施化學機械拋光(CMP)來平坦化，如圖ll所示。為了說明本發明的益處和優點，圖2和3圖示說明了比較蝕刻深度的實驗結果。圖2包括利用傳統方法部分加工的集成電路的圖像.更具體而言，圖310表示晶片中心附近的蝕刻的晶片。圖320表示晶片中心附近的雙嵌入式蝕刻，圖330表示晶片中心附近的蝕刻的晶片。圖340表示晶片邊緣附近的雙嵌入式蝕刻。在實驗期間，晶片中心附近的雙嵌入式深度和蝕刻之間的差異測量為953埃.晶片中心附近的雙嵌入式深度和蝕刻之間的差異測量為972埃。蝕刻深度範圍測量為1032埃。應該理解的是，根據各種實施方案，本發明提供更加均勻的蝕刻深度。圖3包括根據本發明實施方案生產的部分加工集成電路的圖像。這些圖僅是實施例，不應該不當地限制權利要求的範圍。本領域技術人員將認識到許多變化、替代和修改。更具體而言，圖350表示晶片中心附近的蝕刻的晶片.圖360表示晶片中心附近的雙嵌入式蝕刻。圖370表示晶片中心附近的蝕刻的晶片.圖380表示晶片邊緣附近的雙嵌入式蝕刻。在實驗期間，晶片中心附近的雙嵌入式深度和蝕刻之間的差異測量為317埃。晶片中心附近的雙嵌入式深度和蝕刻之間的差異測量為536埃。蝕刻深度範圍測量為595埃。如實驗數據和圖像所示，與現有技術相比，本發明在蝕刻深度方面提供了更好的均勻性。為了在本發明的實施方案和現有技術之間提供更好的比較，提供下表tableseeoriginaldocumentpage13根據實施方案，本發明提供一種加工負載效應減少的集成電路的方法。該方法包括提供襯底的步驟，該襯底特徵在於第一厚度。該方法還包括形成覆蓋襯底的中間金屬介電層的步驟。中間金屬介電層的特徵在於第二厚度。該方法還包括形成覆蓋中間金屬介電層的第一光刻膠層的步驟.第一光刻膠層與第一圖案相關。另外，該方法包括形成至少部分位於中間金屬介電層內部的笫一通孔的步驟。第一通孔的特徵在於第一深度。該方法還包括移除第一光刻膠層的步驟。該方法還包括形成通孔塞的步驟。通孔塞位於第一通孔內部。通孔塞的特徵在於第一多維度。第一多維度包括第一高度和第一寬度。第一高度小於或等於第一深度。另外，該方法包括形成覆蓋第一通孔的氧化物層的步驟。此外，該方法包括形成覆蓋氧化物層的第二光刻膠層的步驟。第二光刻膠層與第二圖案相關。該方法還包括形成至少部分位於中間金屬介電層內部的第二通孔的步驟。第二通孔的特徵在於第二多維度。第二多維度包括第二深度和第二寬度.第二深度小於第一深度。第二寬度小於第一寬度。該方法還包括移除通孔塞和第二光刻膠層的步驟。例如，由圖1A1I所示的實施方案。根據另一個實施方案，本發明提供一種部分加工的集成電路。該部分加工集成電路包括襯底，該襯底的特徵在於第一尺寸。該部分加工集成電路還包括覆蓋襯底的中間金屬介電層。中間金屬介電層包括第一通孔。第一通孔的特徵在於第一深度。該部分加工集成電路還包括第一通孔內的通孔塞位置。第一通孔塞位置的特徵在於第一高度和第一寬度。第一高度小於第一深度。另外，該部分加工集成電路包括覆蓋通孔塞位置的填充層。填充層包括填充部分和覆蓋部分。填充部分位於通孔塞位置內。覆蓋部分的特徵在於第二寬度。第二寬度大於第一寬度。例如，由圖1E所示的實施方案。根據本發明的又一個實施方案，本發明提供一種部分加工集成電路。該部分加工集成電路包括襯底，該襯底的特徵在於第一尺寸。該部分加工集成電路還包括覆蓋襯底的中間金屬介電層。中間金屬介電層包括第一通孔。第一通孔的特徵在於第一深度。該部分加工集成電14路還包括第一通孔內的通孔塞位置。第一通孔塞位置的特徵在於第一高度和第一寬度.第一高度小於第一深度.另外，該部分加工集成電路包括位於通孔塞位置內的通孔塞。通孔塞的特徵在於第一高度。第一高度小於第一深度。此外，該部分加工集成電路包括覆蓋通孔塞位置的氧化物層。氧化物層包括填充部分和覆蓋部分。第一部分位於第一通孔內並覆蓋通孔塞。覆蓋部分覆蓋第一通孔。覆蓋部分的特徵在於第二寬度。第二寬度大於第一寬度.此外，該部分加工集成電路還包括覆蓋氧化物層的光刻膠層。光刻膠層包括至少一個孔。所述至少一個孔的特徵在於第三寬度，其中第三寬度大於第一寬度.例如，由圖1F所示的實施方案。應該理解的是，根據本發明半導體上的深度的均勻性減少DUO負載效應。此外，本發明通過減少集成電路中圖案分集來減少DUO負載效應。應該理解，本文所描述的實施例和實施方案僅用於示例性目的，本領域技術人員在本發明的啟迪下可做出各種修改或變化，這些修改或變化包括在本申請的精神和範圍內以及包括在所附權利要求的範圍內。權利要求1.一種用於加工集成電路的方法，其中負載效應減少，所述方法包括提供襯底，所述襯底的特徵在於第一厚度；形成覆蓋襯底的中間金屬介電層；所述中間金屬介電層的特徵在於第二厚度；形成覆蓋中間金屬介電層的第一光刻膠層，所述第一光刻膠層與第一圖案相關；形成至少部分位於中間金屬介電層內部的第一孔；所述第一孔的特徵在於第一深度；移除第一光刻膠層的步驟；形成通孔塞，所述通孔塞位於第一孔內部，所述通孔塞的特徵在於第一多維度，所述第一多維度包括第一高度和第一寬度，所述第一高度小於或等於所述第一深度；形成覆蓋第一孔的第一填充層；形成覆蓋第一填充層的第二光刻膠層，所述第二光刻膠層與第二圖案相關；形成至少部分位於中間金屬介電層內部的第二孔，所述第二孔的特徵在於第二多維度，所述第二多維度包括第二深度和第二寬度，所述第二深度小於第一深度；和移除通孔塞和第二光刻膠層。2.權利要求l的方法，其中笫一孔包含通孔，第二孔包含溝槽孔。3.權利要求l的方法，其中第一填充層包含氧化物層。4.權利要求l的方法，其中第二寬度小於第一寬度。5.權利要求l的方法，其中第二寬度大於第一寬度。6.權利要求l的方法，其中中間金屬介電層包含二氧化矽。7.權利要求2的方法，其中中間金屬介電層用碳摻雜。8.權利要求l的方法，其中第一光刻膠層包含BARC材料。9.權利要求l的方法，其中第一光刻膠層包含DUV光刻膠材料。10.權利要求l的方法，其中形成第一孔包括等離子體反應離子蝕刻。11.權利要求1的方法，其中通孔塞和笫二光刻膠層基本包含相同的材料.12.權利要求l的方法，其中形成通孔塞包括形成覆蓋第一孔的第二填充層，所述第二填充層包括填充部分和覆蓋部分，所述填充部分位於孔內，所述覆蓋部分的特徵在於笫二寬度，所述第二寬度大於第一寬度；移除第二填充層的覆蓋部分；移除填充部分的第一部分，其中第二填充部分的第二部分保留在第一孔內。13.權利要求l的方法，其中氧化物層包含DUO材料。14.一種部分加工集成電路，包含襯底，所述襯底的特徵在於第一尺寸；覆蓋襯底的中間金屬介電層，所述中間金屬介電層包括第一孔，所述第一孔的特徵在於第一深度；第一孔內的通孔塞位置，所述通孔塞位置的特徵在於第一高度和第一寬度，所述第一高度小於第一深度；覆蓋通孔塞位置的填充層，所述填充層包括填充部分和覆蓋部分，所述填充部分位於通孔塞位置內，所述覆蓋部分的特徵在於第二寬度，所述笫二寬度大於第一寬度。15.權利要求14的部分加工集成電路，其中第一填充層包含光刻膠材料.16.權利要求14的部分加工集成電路，其中中間金屬介電層包含二氧化矽。17.權利要求14的部分加工集成電路，其中中間金屬介電層用碳摻雜。18.權利要求14的部分加工集成電路，其中襯底基本包含純矽。19.一種部分加工集成電路，包含襯底，所述襯底的特徵在於第一尺寸；覆蓋襯底的中間金屬介電層，所述中間金屬介電層包括第一孔，所述第一通孔的特徵在於笫一深度；第一孔內的通孔塞位置，所述第一通孔塞位置的特徵在於第一高度和笫一寬度，所述第一高度小於第一深度；覆蓋通孔塞位置的氧化物層，所述氧化物層包括填充部分和覆蓋部分，第一部分位於第一孔內並覆蓋通孔塞，所述覆蓋部分覆蓋第一孔，所述覆蓋部分的特徵在於第二寬度，其中所述第二寬度大於第一寬度；和覆蓋氧化物層的光刻膠層，所述光刻膠層包括至少一個孔，所述至少一個孔的特徵在於第三寬度，其中所述第三寬度大於第一寬度。20.權利要求19的部分加工集成電路，其中通孔塞包含光刻膠材料.21.權利要求19的部分加工集成電路，其中中間金屬介電層包含二氧化矽。22.權利要求19的部分加工集成電路,其中中間金屬介電層用碳摻雜。23.權利要求19的部分加工集成電路，其中氧化物層包括DUO材料。全文摘要一種利用通孔塞(viaplug)消除負載效應的方法。根據實施方案，本發明提供一種加工集成電路的方法，其中負載效應減少。該方法包括提供襯底的步驟，該襯底的特徵在於第一厚度。該方法還包括形成覆蓋襯底的中間金屬介電層的步驟。中間金屬介電層的特徵在於第二厚度。該方法還包括形成覆蓋中間金屬介電層的第一光刻膠層的步驟。第一光刻膠層與第一圖案相關。另外，該方法包括形成至少部分位於中間金屬介電層內部的第一孔的步驟。第一通孔的特徵在於第一深度。該方法還包括移除第一光刻膠層的步驟。該方法還包括形成通孔塞的步驟。文檔編號H01L21/768GK101330039SQ20071004214公開日2008年12月24日申請日期2007年6月18日優先權日2007年6月18日發明者吳湘惠,沈滿華,遲玉山,馬擎天申請人:中芯國際集成電路製造(上海)有限公司