一種可編程零周期時延與高速流水線模數轉換器的製作方法
2023-05-09 14:17:11
專利名稱：一種可編程零周期時延與高速流水線模數轉換器的製作方法
技術領域：
本發明涉及半導體集成電路，具體涉及片上系統、寬帶數據通信系統、高速無線通信系統等數據轉換的產品應用。
背景技術：
隨著通信技術和多媒體技術的迅速發展，利用數字系統處理模擬信號變得非常普遍。但是數字系統處理的是數位訊號，現實世界中大多數物理量都是連續變化的模擬量，如語音信號、視頻信號等，這些模擬量通過各種各樣的傳感器轉換成與之對應的電壓、電流等電信號模擬量。要用數字系統對上述電模擬量進行檢測、運算和控制，就需要一個能將模擬量轉換成數字量的電路——模數轉換器。模數轉換器是模擬信號向數位訊號轉換的橋梁， 是電子技術發展的關鍵同時也是瓶頸所在。由於需要數位化的信號帶寬越來越寬，要求數據轉換器的工作速度越來越高，流水線結構很好的解決了速度和精度之間的矛盾，為數字視頻和數字通信領域提供了高速高精度的ADC。在速度優化方面主要有提升單元電路本身的帶寬和響應速度，優化運算放大器的建立特性，採用補償技術、壓擺率增強設計、零極點合理分布、合理分割壓擺區和線性建立區等技術。但是流水線結構串行處理數據的特點使得數據的轉換時間較長，即數字輸出需要等到所有級單元處理完成，一般會延遲幾個時鐘周期以上。
發明內容
針對當前高速低功耗片上系統、寬帶通信技術以及高速數位訊號處理等的高速發展，本發明提出了一種可編程零周期時延與高速的流水線模數轉換器。為達到以上目的，本發明是採取如下技術方案予以實現的一種可編程零周期時延與高速流水線模數轉換器，通過模式選擇編程為零周期時延模式時，外部採樣時鐘接到內部快速鎖相環的參考頻率端，產生高於外部採樣時鐘的倍頻時鐘信號，通過一定的邏輯運算產生控制流水線級間轉換的時鐘信號，這樣使得內部的流水線模數轉換器的實際採樣頻率高於外部時鐘頻率，提高了內部數據的處理速度。提高內部採樣頻率後，使得級單元可以在外部時鐘的一個周期內完成，確保了外部時鐘的下一個時鐘即可輸出數位訊號，實現了零周期時延。通過模式選擇編程為高速模式時，外部採樣時鐘的頻率等於零周期時延模式時鎖相環的輸出頻率，通過邏輯運算直接產生控制流水線級間轉換的時鐘信號，加快了第一級的採樣頻率，實現了高速轉換，提高了輸入信號的帶覓ο具體技術方案為—種可編程零周期時延與高速流水線模數轉換器，包括一個對輸入採樣時鐘信號進行倍頻的快速鎖相環、一個流水線模數轉換器和一個流水線級間轉換時鐘邏輯控制單兀。所述鎖相環的輸入為外部輸入的採樣時鐘，鎖相環的輸出連接到流水線級間轉換時鐘的邏輯控制單元的一個輸入端；流水線級間轉換時鐘的邏輯控制單元的另一個輸入端為外部輸入的採樣時鐘，控制端為外部模式選擇的埠，輸出端連接到流水線模數轉換器的各級時鐘端。所述流水線模數轉換器的採樣頻率由外部模式選擇端來確定；當模式選擇為零周期時延時，流水線級間轉換時鐘由鎖相環產生的時鐘控制；當模式選擇為高速時，流水線級間轉換時鐘由外部時鐘控制。所述鎖相環的輸入為外部輸入的採樣時鐘信號。所述流水線模數轉換器處於零周期時延模式時，系統在每個外部時鐘的上升沿採樣，接著在外部時鐘的下一個上升沿輸出轉換的數位訊號。所述流水線模數轉換器處於高速模式時，系統在每個外部時鐘的上升沿採樣，接著在幾個外部時鐘周期後輸出轉換的數位訊號，具體的時鐘數由流水線的級數決定。所述流水線級間轉換時鐘的邏輯控制單元通過模式選擇端決定流水線模數轉換器內部級間轉換的時鐘。上述方案中，所述外部時鐘由外部提供，在零周期時延模式時，對外部模擬信號採樣為外部時鐘信號的上升沿，而流水線模數轉換器內部級間的轉換時鐘為鎖相環輸出的時鐘信號，為了保證快速輸出特性，信號頻率與外部時鐘滿足奈奎斯特定理。本發明通過內部集成鎖相環技術提高了內部流水線級間電路實際的處理數據速度，使得流水線模數轉換器可以在外部輸入時鐘的下一個周期即可輸出數位訊號，提高了流水線模數轉換器數據輸出的速度。同時，可以通過外部編程實現高速轉換模式。通過此項技術，在確保流水線模數轉換器自身優勢的同時，提高了系統集成度，一方面可以縮短數字輸出的轉換時間，另一方面可以提高輸入信號的帶寬，可以廣泛地應用於快速轉換、高速高精度的模數轉換器產品中。
圖1為本文發明的可編程零周期時延與高速流水線模數轉換器。圖2為高速模式輸出示意。圖3為零周期時延模式輸出示意。
具體實施例方式以下結合附圖及具體實例對本發明作進一步的詳細說明。圖1為本文發明的可編程零周期時延與高速流水線模數轉換器，圖2為高速模式輸出示意，圖3為零周期時延模式輸出示意。如圖1所示，模擬輸入信號10接到流水線模數轉換器30的模擬輸入端，流水線模數轉換器30的輸出端60即為轉換完成輸出的數位訊號。外部輸入的採樣時鐘信號20輸入到內部鎖相環40的參考頻率端，同時接到時鐘邏輯80的輸入端。內部鎖相環40的輸出倍頻信號50接到時鐘邏輯80的另一個輸入端。時鐘邏輯80的控制端為模式選擇端70。此處以10位流水線模數轉換器為例，且每一級採用1. 5位的結構，當系統處於高速採樣模式時，通過模式選擇埠將外部時鐘信號接入到流水線模數轉換器的各級電路， 採用交叉採樣處理數據的方式轉換完成一個數據直到輸出需要5個時鐘周期，如圖2所示。考慮到低功耗設計，此時可以關掉鎖相環電路。當系統處於零周期時延模式時，內部鎖相環 40採用5倍頻設置，其產生的時鐘信號可以使得完成一個數據的輸出僅需要外部時鐘的一個周期，如圖3所示。當系統開始啟動後，在每個外部時鐘信號20的上升沿，內部流水線模數轉換器30的第一級開始保持，此時內部鎖相環40的輸出時鐘信號上升沿也處於同時刻， 可以將採樣保持的外部模擬信號進行第一級轉換處理，同時進行第二級採樣。後續級間採樣保持均採用內部鎖相環40的輸出時鐘信號。當5個內部時鐘周期50完成後，也就是外部時鐘20開始再次出現上升沿之前，所有的級間轉換已經完成，此時只需將外部時鐘信號 20的上升沿設置為數位訊號輸出的使能信號，即通過控制流水線模數轉換器30的延遲與校正電路，使得最終的數字輸出由外部時鐘20的上升沿沿觸發，這樣即在外部時鐘的下一個周期開始輸出數據。綜上所述，可編程零周期時延與高速模數轉換器處於零周期時延模式時，在外部時鐘信號20的上升沿處採樣，然後通過內部鎖相環得到的高頻時鐘信號進行級間轉換，並且鎖相環的輸出時鐘足以使內部級間轉換可以在外部時鐘的下一次上升沿之前完成所有轉換，這樣當外部時鐘的下一次上升沿到來時，即可輸出經過流水線數字延遲與校正的最終數位訊號。同時，下一次採樣與級間轉換循環以上過程。可編程零周期時延與高速模數轉換器處於高速模式時，外部時鐘信號直接作為採樣時鐘信號，而且其頻率可以高於零周期時延模式時的外部時鐘頻率，實現高速轉換。以上內容是結合具體的優選實施方式對本發明所作的進一步詳細說明，不能認定本發明的具體實施方式
僅限於此，對於本發明所屬技術領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干簡單的推演或替換，都應當視為屬於本發明由所提交的權利要求書確定專利保護範圍。
權利要求
1.一種可編程零周期時延與高速流水線模數轉換器，其特徵在於包括一個對輸入採樣時鐘信號進行倍頻的快速鎖相環、一個流水線模數轉換器和一個流水線級間轉換時鐘邏輯控制單元。
2.如權利要求1所述一種可編程零周期時延與高速流水線模數轉換器，其特徵在於， 所述鎖相環的輸入為外部輸入的採樣時鐘，鎖相環的輸出連接到流水線級間轉換時鐘的邏輯控制單元的一個輸入端；流水線級間轉換時鐘的邏輯控制單元的另一個輸入端為外部輸入的採樣時鐘，控制端為外部模式選擇的埠，輸出端連接到流水線模數轉換器的各級時鐘端。
3.如權利要求1所述一種可編程零周期時延與高速流水線模數轉換器，其特徵在於， 所述流水線模數轉換器的採樣頻率由外部模式選擇端來確定；當模式選擇為零周期時延時，流水線級間轉換時鐘由鎖相環產生的時鐘控制；當模式選擇為高速時，流水線級間轉換時鐘由外部時鐘控制。
4.如權利要求1所述一種可編程零周期時延與高速流水線模數轉換器，其特徵在於， 所述鎖相環的輸入為外部輸入的採樣時鐘信號。
5.如權利要求2所述一種可編程零周期時延與高速流水線模數轉換器，其特徵在於， 所述流水線模數轉換器處於零周期時延模式時，系統在每個外部時鐘的上升沿採樣，接著在外部時鐘的下一個上升沿輸出轉換的數位訊號。
6.如權利要求2所述一種可編程零周期時延與高速流水線模數轉換器，其特徵在於， 所述流水線模數轉換器處於高速模式時，系統在每個外部時鐘的上升沿採樣，接著在幾個外部時鐘周期後輸出轉換的數位訊號，具體的時鐘數由流水線的級數決定。
7.如權利要求1所述一種可編程零周期時延與高速流水線模數轉換器，其特徵在於， 所述流水線級間轉換時鐘的邏輯控制單元通過模式選擇端決定流水線模數轉換器內部級間轉換的時鐘。
全文摘要
本發明公開了一種可編程零周期時延與高速流水線模數轉換器，主要包括一個用於倍頻採樣時鐘信號的鎖相環、一個流水線級間轉換時鐘邏輯控制單元和一個流水線模數轉換器。其中，外部輸入的採樣時鐘信號接到鎖相環的輸入，鎖相環的輸出與外部時鐘為時鐘邏輯控制單元的兩個輸入，時鐘邏輯控制單元的另一個輸入為模式選擇埠，可以通過外部編程實現零周期時延與高速的模式轉換。通過以上技術，一方面可以在一個外部時鐘周期內完成內部流水線多級間的連續轉換，提高了模數轉換器輸出數據的速度，實現了流水線模數轉換器的零周期時延，提高了系統處理數據的實時性；另一方面，可以提高外部採樣時鐘與輸入模擬信號帶寬，從而實現高速轉換。此發明可以廣泛地應用於高速高精度的模數轉換器產品中。
文檔編號H03M1/12GK102386922SQ201110282118
公開日2012年3月21日 申請日期2011年9月21日 優先權日2011年9月21日
發明者劉佑寶, 吳龍勝, 郭仲傑 申請人:中國航天科技集團公司第九研究院第七七一研究所