連接到多埠存儲器的微處理器的製作方法

2023-05-09 03:11:21

專利名稱：連接到多埠存儲器的微處理器的製作方法
技術領域：
本發明涉及微處理器，更具體地說，涉及連接到多埠存儲器的微 處理器。
背景技術：
移動通信終端的基帶處理器不僅處理通信的功能，而且控制應用處 理器的操作，以執行特定功能(例如，多媒體文件回放功能、攝像機功 能等)。基帶處理器還可以對設置在該移動通信終端中的裝置(例如，顯 示器、外部存儲器等)的操作進行控制。
一般地說，在具有基帶處理器的微處理器中，根據其系統中使用的
處理器來確定主幹(main backbone)系統和總線。g卩，每一個處理器基 於作為其系統主幹總線的局部總線(local bus)通過系統總線來與各種外 設裝置(例如存儲器和PCI控制器)傳送數據。
近來普遍使用的基於ARM處理器的系統還使用被稱為AMBA (高 級微控制器總線架構，Advanced Microcontroller Bus Architecture)的先進 高性能總線(AHB， Advanced High-performance Bus),作為其系統總線， 處理器和該系統中的各種外設裝置通過該系統總線進行通信。
然而，傳統ARM處理器通過一條總線連接到外部存儲器，並且多 個單元不可能同時訪問該外部存儲器。這是因為一個單元只有在首先訪
問該外部存儲器的另一單元完成其操作之後才能訪問該外部存儲器，從 而造成了處理數據時的瓶頸問題。

發明內容
本發明提供了一種連接到雙埠存儲器的微處理器，該微處理器可 以通過經由多條總線將基帶處理器連接到外部存儲器以使得多個單元
(例如，處理模塊)可以同時訪問外部存儲器，來快速地處理數據。
本發明還提供了一種連接到雙埠存儲器的微處理器，該微處理器
可以使在基帶處理器中的每一個處理器通過訪問外部存儲器來處理數據
時的瓶頸問題最小化。
通過下面的描述，本發明所解決的其它問題將變得更加清楚。 技術方案
為了解決上述問題，本發明的一個方面的特徵在於通過兩條或更多 條總線連接到外部存儲器的微處理器。
根據本發明一個實施方式的微處理器具有連接到系統總線的兩個或 更多個外部存儲器控制器。這些外部存儲器控制器中的每一個都通過其 各自的埠單獨地連接到外部存儲器。
該微處理器還可以具有連接到該系統總線的n (n為自然數)個處 理器；以及主模塊/從模塊(master/skve)，該主模塊/從模塊連接到該系 統總線，並且具有根據處理器或預定處理器的控制通過該外部存儲器J空 制器來訪問該外部存儲器的多個模塊。
該微處理器是基於AMBA的平臺，並且該系統總線是AHB總線。
連接到該微處理器的該外部存儲器可以具有兩個或更多個埠。
該微處理器可以是基帶處理器。
根據本發明另一實施方式的微處理器具有連接到系統總線的處理 器；外部存儲器控制器，該外部存儲器控制器連接到該系統總線，並且 處理與外部存儲器的數據通信；以及主模塊/從模塊，該主模塊/從模塊連 接到該系統總線，並且具有根據該處理器的控制通過該外部存儲器控制 器來訪問該外部存儲器的多個模塊。該外部存儲器控制器具有兩個或更 多個埠，並且通過各個埠單獨地連接到該外部存儲器。
該微處理器可以是基於AMBA的平臺，並且該系統總線可以是AHB 總線。
連接到該微處理器的該外部存儲器可以具有兩個或更多個埠。 該微處理器可以是基帶處理器。


圖1是示出了傳統AMBA的典型結構的框圖2是示出了傳統AMBA的改進結構的框圖； 圖3示出了根據本發明一個實施方式的AMBA結構；以及 圖4示出了根據本發明一個實施方式的如何連接微處理器和外部存 儲器。
具體實施例方式
參照附圖，通過下面的描述，上述目的、特徵以及優點將變得更加 清楚。
因為可以存在本發明的多種置換例和實施方式，所以參照附圖，對 特定實施方式進行例示和說明。然而，這決不是將本發明限制為特定實 施方式，而應被理解為包括了本發明的精神和範圍所覆蓋的全部置換例、 等同物以及替代物。在附圖中，為相似單元賦予相似附圖標記。在本發 明的整個描述中，當確定對特定技術的描述脫離了本發明的要點時，將 省略有關的詳細描述。
諸如"第一和第二"的術語可以被用於描述不同單元，但上述單元 不限於上述術語。上述術語僅被用於區分一個單元與另一個單元。例如， 第一單元可以被命名為第二單元，反之亦然，而不脫離本發明的權利要 求的範圍。術語"和域"應當包括了多個列舉項的組合或者多個列舉項 中的任一個。
當一個單元被描述為"連接(connected)"到或"訪問(access)"另 一單元時，應當被理解為直接地連接到或訪問另一單元，但是在它們之 間仍然有可能存在另一單元。另一方面，如果一個單元被描述為"直接 地連接到"或"直接地訪問"另一單元，則應當被理解為它們之間不存 在其它單元。
本說明書中使用的術語僅旨在描述特定實施方式，而決不是限制本 發明。除非被另行明確使用，否則採用單數形式的表述包含複數含義。 在本說明書中，諸如"包括(comprising)"或"由 組成(consisting of)"
的表述旨在指定特性、數字、步驟、操作、單元、部分或其組合，並且 不應被理解為排除了一個或更多個其它特性、數字、步驟、操作、單元、 部分或其組合的存在或可能性。
除非另外定義，否則在此使用的全部術語(包括技術術語和科學術 語)都具有與本發明所屬領域的普通技術人員通常理解的含義相同的含
義。在通用字典中定義的任何術語在相關領域的上下文中都應被理解為 具有相同的含義，而且，除非另外明確地限定，否則不應當被解釋成具 有理想的或過多形式上的含義。
下文中，參照附圖，對優選實施方式進行詳細說明。為相同或對應 單元賦予相同的附圖標記，而與附圖編號無關，並且不對相同或對應單 元的任何冗餘描述進行重複。
此外，當對本發明(其中，微處理器與具有兩個或更多個埠的存
儲器通過各個埠連接)進行說明時，為便於說明和理解，假定該存儲 器是雙埠存儲器。
圖1示出了傳統AMBA的典型結構，圖2示出了傳統AMBA的改 進結構。換言之，圖1禾n 2概述了如何構造基於傳統ARM/AHB的無線 多媒體平臺。
AMBA (高級微控制器總線架構)通常被接受為用於設計嵌入式微 處理器的單晶片通《言(one-chip communication)禾示準。
參照圖1所示的傳統的基於ARM/AHB的平臺，基於AMBA的微處 理器使用AHB(先進高性能總線)作為其主幹總線。高級外設總線(APB) 可以用於外設宏單元(peripheral macrocell)通信。APB被視為AHB的 局部總線，並且通過橋(bridge) 130連接到AHB。
處理器110、內部存儲器115、 AHB主模±央/從模塊120、 EM (外部 存儲器)控制器125以及橋130連接到AHB系統總線。
在內部存儲器115中，存儲有程序代碼和數據，並且可以通過EM 控制器125(其對向外部存儲器輸入數據和從外部存儲器輸出數據進行控 制)的控制來存儲外部存儲器的數據。
AHB主模塊/從模塊120可以包括多個AHB主模塊、多個AHB從 模塊、AHB仲裁器(arbiter)以及AHB解碼器。
AHB主模塊通過輸出地址或控制信號來使得可以讀取和/或寫入數 據。然而，受限制的是，每次可以有一個AHB主模塊使用AHB系統。
AHB從模塊在指定的地址空間中讀取和寫入數據。AHB從模塊向 AHB主模塊報告在讀取和/或寫入數據時出現的處理狀態，諸如失敗、等 待或成功。
AHB仲裁器允許每次選擇一個AHB主模塊。AHB仲裁器使用預定 算法來執行仲裁。
AHB解碼器通過從AHB主模塊輸出的地址的高位(upper level bit) 來選擇合適的從模塊。AHB還具有一個解碼器。
一旦處理器110請求AHB主模塊讀取或寫入數據，則AHB主模塊 就指示AHB從模塊執行相應的操作。因為在AHB主模塊/從模塊120中 存在多個AHB主模塊，所以AHB仲裁器進行仲裁，以選擇一個AHB主 模塊並且僅有所選擇的AHB主模塊可以使用AHB系統總線。如果所選 擇的AHB主模塊請求針對某地址讀取數據，則AHB解碼器確定該地i止 對應於哪個AHB從模塊。
這樣，AHB主模塊和AHB從模塊可以通過具有一個埠和多個I/O 插腳(pin)的EM控制器125，在外部存儲器中寫入數據或者從外部存 儲器讀取數據。
傳統AMBA被構造成通過一個EM控制器的控制來使得每一個，莫i央 (即，所選擇的AHB主模塊和/或所選擇的AHB從模塊)能夠訪問外部 存儲器。因此，如果一個模塊訪問該外部存儲器，則其它模塊必須等待 (stand by)，直到該外部存儲器變得可以訪問。這就是降低了微處理器(諸 如基帶處理器)的處理效率的問題。
用於訪問低速外設裝置的APB總線經由橋130連接到AHB系統總 線，並且，APB主模塊/從模塊140、定時器、用於控制外部中斷的中斷 控制器145、以及用於使能(enabling)重映射/暫停模式(remap/pause mode) 的重映射/暫停控制器150連接到APB。還可以連接UART 155、WDT 160， 以及I2C 165。 圖2所示的AMBA結構基於AMBA3.0，並且是對圖1所示的AMBA 結構的改進。
AMBA3.0除了具有用於訪問高速外設裝置或處理器的AHB總線和 用於訪問低速外設裝置的APB總線以外，還具有AXI(高級可擴展接口， Advanced extensible Interface)總線。AXI總線的功能和結構是本領域普 通技術人員公知的，因此這裡不進行說明。
同樣，在圖2所示的經改進的AMBA結構中，每一個模塊都可以通 過一個EM控制器來訪問外部存儲器，這不能解決上述問題。
圖3示出了根據本發明一個實施方式的AMBA結構，而圖4示出了 根據本發明一個實施方式的如何連接微處理器和外部存儲器。
圖3所示的根據本發明一個實施方式的AMBA結構與之前參照圖1 描述的傳統AMBA結構類似，因此這裡僅描述兩者的差別。
根據本發明的微處理器(例如，基帶處理器)的AHB系統總線連接 到用於訪問外部存儲器的2個EM控制器310和315。 EM控制器310和 315中的每一個都具有一個埠，並且連接到具有兩個或更多個埠的夕卜 部存儲器(例如，雙埠存儲器)(參照圖4)。
因此，根據本發明，可以同時連接到外部存儲器的模塊(例如，AHB 主模塊和AHB從模塊)的數量可以增加到兩個或更多個。這樣，多個木莫 塊可以同時訪問外部存儲器以執行操作，這樣可以快速地處理數據。
然而，必要的是，AHB仲裁器和AHB解碼器可以相繼地 (successively)使用AHB系統總線，或者2個AHB主模塊可以同時使 用AHB系統總線，並且相應的AHB從模塊應當能夠進行操作。為此， AHB系統總線可以具有並行結構。
可以由處理器110、AHB主模塊以及AHB仲裁器中的一個來對哪一 個模塊應當通過哪一個EM控制器訪問該外部存儲器進行控制。例如， 當處理器110向AHB主模塊指示操作時，可以指定要使用的EM控制器。 或者，可以指定要在AHB主模塊向細從模塊指示操作時或在AHB仲 裁器進行仲裁時使用的EM控制器。這裡，可以存在n (n為自然數)個 處理器110，並且例如可以通過任何處理器或預定處理器來指定EM控制器。
此外，每一個EM控制器都可以劃分和管理該外部存儲器的存儲區， 控制可訪問特定存儲區的模塊，以防止多個模塊訪問外部存儲器的同一 地址和將數據寫入到同一地址中。
至此，己經描述了通過在AHB系統總線中包含2個或更多個EM控 制器而允許2個或更多個模塊同時訪問外部存儲器以執行操作的微處理 器結構。
在根據本發明另一實施方式的微處理器結構中，AHB系統總線僅具 有一個EM控制器，但該EM控制器具有兩個埠，這些埠中的每一 個都分別連接到該外部存儲器的2個埠中的每一個。
儘管在這種情況下通過一個EM控制器來完成，但相同點在於多個 模塊中的每一個可通過不同埠同時訪問該外部存儲器。這裡，可以通 過處理器110、 AHB主模塊、AHB仲裁器以及EM控制器中的一個來對
哪一個模塊應當通過哪一個埠訪問該外部存儲器進行控制。
雖然沒有提供針對這種情況的說明，但本發明所屬領域的技術人員
通過上述描述應當理解這種情況。
儘管至此描述了 AMBA，但顯見的是，在沒有任何進一步描述的情
況下，對於本領域普通技術人員來說，可以將本發明相同地或等同地應
用於任何類型的接口結構。
同樣顯見的是，可以在沒有任何限制的情況下將本發明應用到具有
處理器晶片的任何類型的電氣/電子裝置，諸如個人計算機、筆記本計算
機以及可攜式裝置，包括PDA (個人數字助理)和PMP (個人多媒體播
放器)。
附圖和詳細描述僅是本發明的示例，僅用於描述本發明而決不是限 制或約束本發明的精神和範圍。因而，本領域普通技術人員應當理解的 是，各種置換例和其它等同實施方式都是可能的。應當僅由所附權利要 求的精神來限定本發明的真實範圍。
工業適用性
如上所述，本發明通過經由多條總線將基帶處理器連接到外部存儲
器以使得多個單元(例如，處理模塊)能夠同時訪問外部存儲器，可以 快速地處理數據。
本發明還可以使在微處理器(例如，基帶處理器)中的每一個處理 器通過訪問外部存儲器來處理數據時的瓶頸問題最小化。
權利要求
1、一種微處理器，該微處理器包括連接到系統總線的兩個或更多個外部存儲器控制器，其中，所述外部存儲器控制器中的每一個都通過其各自的埠單獨地連接到外部存儲器。
2、 根據權利要求1所述的微處理器，該微處理器還包括連接到所述系統總線的n個處理器，n為自然數；以及主模塊/從模塊，該主模塊/從模塊連接到所述系統總線，並且具有根 據處理器或預定處理器的控制通過所述外部存儲器控制器來訪問所述外 部存儲器的多個模塊。
3、 根據權利要求1所述的微處理器，其中，該微處理器是基於AMBA 的平臺，並且所述系統總線是AHB總線。
4、 根據權利要求1所述的微處理器，其中，所述外部存儲器具有兩 個或更多個埠。
5、 根據權利要求1所述的微處理器，其中，該微處理器是基帶處理器。
6、 一種微處理器，該微處理器包括 連接到系統總線的處理器；外部存儲器控制器，該外部存儲器控制器連接到所述系統總線，並 且處理與外部存儲器的數據通信；以及 一主模塊/從模塊，該主模塊/從模塊連接到所述系統總線，並且具有根 據所述處理器的控制通過所述外部存儲器控制器來訪問所述外部存儲器 的多個模塊，其中，所述外部存儲器控制器具有兩個或更多個埠，並且通過各 個埠單獨地連接到所述外部存儲器。
7、 根據權利要求6所述的微處理器，其中，該微處理器是基於AMBA 的平臺，並且所述系統總線是AHB總線。
8、 根據權利要求6所述的微處理器，其中，所述外部存儲器具有兩 個或更多個埠。
9、 根據權利要求6所述的微處理器，其中，該微處理器是基帶處理器。
全文摘要
公開了一種連接到雙埠存儲器的微處理器。該微處理器具有連接到系統總線的兩個或更多個外部存儲器控制器。這些外部存儲器控制器中的每一個都可以通過其各自的埠單獨地連接到外部存儲器。通過本發明，多個單元(例如，處理模塊)可以同時訪問外部存儲器，這使得能夠快速地處理數據。
文檔編號G06F13/16GK101356515SQ200680050854
公開日2009年1月28日 申請日期2006年11月27日 優先權日2006年1月12日
發明者康世珍 申請人:安泰科技有限公司