位於基板上的元件區域以及設計元件布局的方法

2023-05-09 07:03:11 2

專利名稱：位於基板上的元件區域以及設計元件布局的方法
技術領域：
本發明涉及設計規則，特別是涉及虛擬元件的設計規則。
背景技術：
半導體集成電路工業經歷一段蓬勃的發展過程。集成電路設計與製作的技術演進孕育眾多的集成電路世代，每個新世代皆比以前的產品面積更小，設計更複雜。隨著集成電路工藝技術的發展，超大型集成電路(very large scale integration, VLSI)使晶片上的元件密度越來越高，而電路設計與製造工藝也趨於分工。近年來，在集成電路的設計階段將製造工藝的特殊因素加入考慮越來越受重視。 更精確的說，我們所追求的是讓電路設計的思維能使各種集成電路製造工藝達到最佳化， 同時力求低成本，水準以上的產品品質及可靠度，以及安全性符合標準等等，我們稱之為" 製造導向設計〃(design for manufacture, DFM)技術或原則。當使用製造導向設計進行半導體集成電路設計時，設計者的著眼點為哪些設計因素會影響製造工藝良率。降低良率及元件效率的因素有很多種，負責集成電路製造工藝的人員必須制定出設計規則，讓電路設計人員得以遵守，確保產品作用良好且良率佳。

發明內容
有鑑於此，本發明公開一種位於基板上的一元件區域，包括一邊緣元件，該邊緣元件的一側至少有一有用的元件；一虛擬元件，與該邊緣元件相鄰，該虛擬元件位於該邊緣元件的另一側，與上述有用的元件不同側，且該虛擬元件與該邊緣元件共用一擴散區域以降低該邊緣元件的擴散長度與邊緣效應的影響；以及一虛擬柵極結構，與該虛擬元件相鄰，該虛擬柵極結構以及該虛擬元件的柵極結構需作為遵守該邊緣元件的設計規則之用。本發明也公開一種位於基板上的一元件區域，包括一第一元件，該第一元件包括一第一柵極寬度長度；一第二元件，該第二元件包括一第二柵極寬度長度，且該第二柵極寬度與該第一柵極寬度不同；以及位於該第一元件及該第二元件中間的一虛擬元件，其中無其他元件位於該第一元件與該虛擬元件之間，且無其他元件位於該第二元件與該虛擬元件之間，且該虛擬元件與該第一元件共用一第一擴散區域，並與該第二元件共用一第二擴散區域，以降低該第一元件及該第二元件受到擴散長度與邊緣效應的影響。本發明還公開一種位於基板上的一元件區域，包括一第一元件，該第一元件的一側包括一非長方形擴散區域；一第二元件，該第二元件包括一鄰近該第一元件的第二元件擴散區域，其中該第二元件擴散區域寬度與該第一元件非長方形擴散區域的單一或多個寬度不相同；以及位於該第一元件及該第二元件中間的一虛擬元件，其中無其他元件位於該第一元件與該虛擬元件之間，且無其他元件位於該第二元件與該虛擬元件之間，該虛擬元件與該第一元件共用該非長方形擴散區域，並與相鄰於該第一元件的該第二元件共用該第二元件擴散區域，以降低該第一元件及該第二元件受到擴散長度與邊緣效應的影響。本發明還公開一種設計元件布局的方法，包括設計多個元件的柵極結構與擴散
4區域的布局；從所述多個元件中辨識出邊緣元件；以及加入一虛擬元件與該邊緣元件相鄰，及加入一虛擬柵極結構與該虛擬元件相鄰，其中該虛擬元件與該邊緣元件共用一擴散區域以降低該邊緣元件的擴散長度與邊緣效應所造成的問題，且該虛擬元件的柵極結構被視為須符合設計規則需求而在邊緣元件旁邊加入的兩虛擬柵極結構其中之一。本發明所公開的電路布局，元件結構，以及各種相關技術運用虛擬元件(dummy device)使邊緣結構中虛擬元件的擴散區域(diffusion region)獲得延伸，並允許設計規則所禁止的虛擬元件架構。延伸擴散區域可解決或改善擴散長度(length of diffusion, L0D)及邊緣效應(edge effect)所產生的問題。再者，在邊緣元件旁放置一虛擬元件的柵極結構後，只需再增加一虛擬結構於該虛擬元件旁，為半導體晶片節省寶貴的使用面積。因此，利用延伸虛擬元件的擴散區域以及允許設計規則所禁止的架構不但可解決或改善擴散長度及邊緣效應所產生的問題，同時更不影響布局面積及生產良率。


本發明所公開的詳細內容搭配以下

應可輕易理解。附圖中以數字將結構及部件加以定義。圖IA顯示部分具體實施例中，元件區域100的布局俯視圖。圖IB顯示部分具體實施例中，以圖IA中布局所製造的元件橫截面示意圖。圖IC顯示部分具體實施例中，包括一邊緣柵極結構的一元件區域。圖ID至圖IG顯示不同的具體實施例中，包括一與邊緣元件相鄰的虛擬元件的設計布局與元件結構。圖2A至圖2D顯示不同的具體實施例中，柵極長度不同的相鄰元件的設計布局。圖3A至圖3D顯示不同的具體實施例中，一包括不規則形狀的擴散區域的元件，該元件與其他不同柵極長度的元件相鄰。圖4A至圖4C顯示不同的具體實施例中，數種設計的流程及
主要附圖標記說明
100 -、元件區域；101 108 『 多晶娃線；
111 - 114 擴散區域；114』 延伸後的擴散區域；
116 -Hf散區域邊緣；116』 4廣散區域邊緣；
117 -、擴散區域；121 123 『 電晶體；
125 -、基板；1 虛擬元件
130 -H 極介電層；131 134 離子注入區域；
151 --153 柵極結構；巧4' 金屬前介電層邊緣；
155 -、基板；156 金屬前介電層；
157 -、化學機械研磨後邊緣；160 表面區域；
170 -、元件區域；172 173 『 電晶體；
176 -、虛擬元件；181 183 『 空間；
200 -、元件區域；201 204 『 多晶娃線；
211 - 215 擴散區域；
212， 213』 延伸後的擴散區域；
5
212」 213」 延伸後的擴散區域；220 布局設計；240 布局設計；221 2 電晶體；222， 電晶體；222」 電晶體；242 243 新擴散區域；301 306 多晶矽線；311 316 擴散區域；313』 314』 延伸後的擴散區域；321 325 電晶體；343 344 擴散區域邊緣；351 354 多晶矽線；361 367 擴散區域；363， 366， 延伸後的擴散區域；371 375 電晶體；400 流程圖；401 409 步驟；420 流程圖；421 似9 步驟；440 流程圖；441 449 步驟；A C 擴散長度；D 多晶矽線寬度；E 斜坡狀邊緣；F 擴散區域；PP 剖面圖切割線；Wl W3 擴散區域寬度；QQ 剖面圖切割線；
具體實施例方式以下所公開的發明中有許多不同的具體實施例或範例，以呈現不同的技術特徵。 以特定的部件及其配置為例目的是為了使公開內容更容易理解，因此僅作為說明用範例而無限制專利保護範圍的用意。此外，本發明所公開的內容可能在不同範例中重複使用數字或字母。此重複的用意為簡化內容使之淺顯易懂，並非指不同具體實施例及配置之間有特定關連。如同上述所提及，負責集成電路製造工藝的人員必須制定出設計規則，讓電路設計人員得以遵守，確保產品作用良好且良率佳。這些設計規則其中之一與柵極結構有關。圖 IA顯示一根據具體實施例所呈現的元件區域100的布局俯視圖，圖IA中可見多個柵極結構101、102、103、104及105，被放置於多個擴散區域111 (未全部顯示)、112、113及114之上。在部分具體實施例中，製造工藝完成後，柵極結構至少包括一柵極介電層及覆於該柵極介電層之上的一柵極層。該柵極層的材料可為多晶矽。即便在替換柵(!^placement gate) 結構中，仍會先沉積一多晶矽柵極層，再在往後製造工藝中將該多晶矽柵極層移除並以其他的柵極材料替代之。為了簡化敘述，以下將統稱柵極結構101、102、103、104及105為多晶娃線。由於擴散區域111超出附圖可顯示的範圍故只顯示出一部分，擴散區域(或稱注入區域)112、113、114的寬度分別為「A」、「B」及「C」。在部分具體實施例中，兩相鄰多晶矽線的間隔皆相同，舉例來說，101與102，102與103，103與104，104與105的間隔皆相同。 在部分具體實施例中，多晶矽線101、102、103、104、105的寬度均為「D」。柵極結構101、102、 103與擴散區域112、113、114結合為電晶體121，122及123。圖IB顯示在部分具體實施例中，以圖IA中布局所製造的元件區域100，沿圖IA 所示PP線段為切割線的橫截面示意圖。從圖IB中可見多晶矽線101、102、103、104與105的橫截面，並且有一介電層130位於上述多晶矽線下方。擴散區域111、112、113、114則定義出N型及P型離子注入的範圍，該範圍在注入完後經熱退火處理並將摻雜離子擴散至位於多晶矽線101、102及103的下方，形成實際擴散區域131，132，133及134。離子注入為 N型或P型則視元件121，122及123為N型或P型而定。若元件121，122及123為N型金屬氧化物半導體(N-type metal-oxide-semiconductor, NM0S)，則擴散區域 131，132， 133及134的離子注入為N型；若元件121，122及123為P型金屬氧化物半導體(P_type metal-oxide-semiconductor, NM0S)，則擴散區域 131，132，133 及 134 的離子注入為 P 型。 柵極介電層130可為單一介電層或為多種介電層材料組合層(不只一層)所組成。如圖IA及圖IB所示，多晶矽線(或結構)104與105為虛擬結構，依設計規則放置使之與多晶矽結構103相鄰。多晶矽結構103定義出電晶體123的柵極，並且是一整排電晶體121、122及123中最後(末端)的電晶體柵極結構。為了維持良好的工藝均勻度(uniformity)，設計規則指定必須在電晶體103旁邊放置兩個虛擬結構如結構104、105。若沒有放置兩個虛擬結構，多晶矽結構103的邊緣其圖形定義及蝕刻的均勻度都會受到邊緣效應(edge effect)的影響。更甚者，鄰近末端多晶矽結構的金屬前介電層(pre-metal dielectric, PMD)其局部均勻度也會受影響。 以圖IC中所示的為例，一基板155其上包括被一金屬前介電層156所覆蓋的三個柵極結構151，152及153，圖中的虛線巧4代表金屬前介電層的邊緣。經過化學機械研磨工藝 (chemical-mechanical planarization, CMP)後在柵極結構 153 的邊緣處「Ε」 產生一局部性斜坡，該斜坡形成的原因可能是拋光墊片(polishing pad)在多晶矽結構邊緣產生局部性的應力所造成。該區域E的斜坡可能會提高接點(contact)圖形定義的難度。在越先進的工藝中，如65納米、40納米、觀納米及20納米，接點的面積越來越小。如果接點需被製造於區域E附近，該斜坡將使接點圖樣產生問題，並影響其良率。因此設計規則中規定必須在末端多晶矽結構旁再加上兩個虛擬多晶矽結構以克服均勻度的問題。根據設計規則，兩個虛擬多晶矽結構104與105被建立於結構103的旁邊。電晶體123位於一排電晶體121，122及123最邊緣處。若多晶矽線101，102，103及104之間的間隔皆相同，則圖IA及圖IB中擴散長度「C」將比擴散長度「A」及「B」還要短。較短的擴散長度(length of diffusion, L0D)與擴散區域114的邊緣116所產生的邊緣效應，將會使得電晶體123工作的表現較電晶體101、102與103為差。即便多晶矽線101、102、103及 104之間的間隔不相同，且「C」的長度大約與「A」、「B」相同，邊緣116所產生的邊緣效應問題依然存在。為解決擴散區域114(或擴散區域134)的擴散長度以及邊緣效應的問題，根據部分具體實施例，將一虛擬元件126插入元件123與虛擬柵極結構(或稱多晶矽線)104之間，如圖ID及圖IE所示。圖IE為根據部分具體實施例以圖ID作為布局形成元件結構後的橫截面圖。虛擬元件126包括一多晶矽柵極結構106以及一擴散區域114』，該擴散區域被電晶體123所共有，以及一包含邊緣116』的擴散區域117。圖IA及圖IB中擴散長度為 「C」的擴散區域延伸至長度為「C」的擴散區域114』，該擴散區域114』並不以邊緣116為其邊緣。在部分具體實施例中，擴散區域114』的長度為「C』」，且「C』」與「A」、「B」比較為相等或較長。由於電晶體126為一虛擬元件，其擴散區域117的較短擴散長度「E」以及邊緣 116』(有邊緣效應)並不會影響整體的元件性能及晶片良率。該虛擬元件1 必須處於關閉狀態。若電晶體126為一 N型金屬氧化物半導體，則其柵極與一電壓源Vss耦接以關閉電晶體，電壓源Vss可為一參考電位或一負電壓；反之若電晶體1 為一 P型金屬氧化物半導體，則其柵極與一電壓源Vdd耦接以關閉電晶體，電壓源Vdd可為一正電壓。通過插入一虛擬電晶體(或元件)126，電晶體123所遭遇的擴散長度及邊緣效應得以解決。然而，由於插入電晶體126的緣故，必須加入一額外的多晶矽結構106以及介於多晶矽結構106與104之間的一區域，該區域包括一額外擴散區域117。上述的多晶矽結構 106及介於多晶矽結構106與104之間的區域將佔去基板上額外的面積。如前文所述，電晶體126為一虛擬元件，故其性能並不重要。因此，該多晶矽結構 106可被視為一虛擬多晶矽。如此一來，只需一額外的多晶矽結構被置於虛擬多晶矽106的旁邊。如圖IF顯示，根據部分具體實施例，移除虛擬多晶矽結構105，只留下一多晶矽結構 104。由圖IF可知先前被多晶矽結構105以及介於多晶矽結構105與104之間的區域(區域155)所佔據的表面區域160已被釋放(或者可稱為空間被節省)。根據部分具體實施例，圖IG顯示兩元件區域100與170。元件區域100的描述同上。元件區域170與元件區域100相似，有一電晶體173位於元件區域的邊緣，且該元件區域包括電晶體172及173。電晶體173包括一柵極結構153。為解決電晶體173擴散長度與邊緣效應的問題，一虛擬元件176被置於電晶體173的旁邊。電晶體176包括一柵極結構156。如上文所描述，虛擬元件1 及176的柵極結構106及156可被視為虛擬柵極結構，因此虛擬柵極結構105與157是多餘的。故依照設計規則必須使用的空間，如介於這些虛擬柵極結構之間的空間以及鄰近虛擬多晶矽結構104附近的空間，皆可被節省。此概念的另一進階應用可見於圖1G。若元件區域100與170相鄰，則虛擬元件1 與176的虛擬柵極結構106與156之間只需要一個虛擬多晶矽結構。虛擬結構104可作為邊緣元件173的虛擬結構。因此，虛擬結構IM及空間182是多餘的並得以節省之。在先進技術中，單顆晶片中元件的需求量愈來越多以提供更大的運算量，因此元件的面積是非常寶貴的。放置虛擬元件的柵極多晶矽結構於邊緣元件旁，作為虛擬多晶矽結構，使工藝與元件問題得以解決，節省寶貴的晶片面積。另一個設計規則與擴散區域(diffusion region)(或稱為注入區域，implant region)有關。設計規則制定不同柵極長度的電晶體無法共用擴散區域。根據部分具體實施例，圖2A顯示一元件區域200的布局俯視圖。圖2A中有包括一多晶矽結構201的一電晶體221。該電晶體221的柵極長度「L」為35納米。多晶矽結構221位於一擴散區域211 以及另一擴散區域212之間。圖2A同時顯示電晶體221附近的一電晶體223。該電晶體 223有一多晶矽結構203，其柵極長度為30納米。多晶矽結構203的位置則介於擴散區域 213與214之間。設計規則制定不同柵極長度的柵極結構(多晶矽結構203為30納米，多晶矽結構201為35納米)不可以相鄰。若兩不同柵極長度的電晶體相鄰，在光刻製程的過程中兩相鄰電晶體可能無法產出所期望的柵極長度(分別為30及35納米)。通過將一虛擬多晶矽結構置於兩不同柵極長度的電晶體之間，可使上述兩柵極結構的尺寸精確度得以提升。由於多晶矽結構201與203必須被隔開，一虛擬多晶矽結構202被置放於多晶矽結構201與203之間。根據部分具體實施例，該虛擬多晶矽結構202的長度可為30納米或 35納米。經過圖型加工後，虛擬多晶矽結構202的長度可能不符合預期的長度。然而，因為有虛擬多晶矽結構202的加入，使多晶矽結構201與203的長度更可能符合目標長度。如上所述，圖IA與圖IB中位於邊緣的擴散區域，如區域114，會面臨擴散長度及邊緣效應的問題。同樣的，擴散區域212與213也遭遇相同的問題。為解決此困境，根據部分具體實施例，可將多晶矽結構202改變為一柵極結構，並且成為一虛擬元件222的一部分， 如圖2B (布局220)所示。與先前的情況相同，既然元件222為一虛擬元件，則視其為N型或P型金屬氧化物半導體，將之與電壓源Vdd或Vss連接。將擴散區域212延伸至多晶矽結構202，並定義為區域212』，即形成元件222。擴散區域213則改變為擴散區域213』，使一新擴散區域243與多晶矽結構202相鄰。區域202(或元件21 的擴散長度與邊緣效應問題通過將擴散區域212延伸為區域212』即可解決，然而擴散區域213 (或電晶體223)的擴散長度與邊緣效應問題尚待解決。根據部分具體實施例，圖2C中顯示另一可以改善擴散區域213擴散長度與邊緣效應問題的布局設計Mo。該布局設計MO中與電晶體223相鄰的擴散區域213」整個延伸至多晶矽結構202的邊緣。因此，擴散區域213」的擴散長度與邊緣效應問題得以解決。然而，相較於擴散區域212，擴散區域212」多出一額外區域M2。該額外區域242可能會使電晶體221的性能受到影響。此時採用設計(或布局)220或MO的決定性因素在於哪個元件(元件221或223)較為重要。若元件221的性能較為重要，則選擇設計220 ；若元件223 的性能較為重要，則選擇設計對0。既然元件222為一虛擬元件，該元件222的性能並不重要。通過改變設計規則，允許與不同擴散長度的虛擬元件共享擴散區域應不會影響到元件的性能。在部分具體實施例中，虛擬元件222中多晶矽結構202的寬度被設定為30納米或 35納米。如上所述，電晶體222為一虛擬元件，其性能並不重要。因此根據部分具體實施例，另一改善電晶體221及223(或擴散區域212或21 的選項描繪於圖2D。圖中顯示原本圖2A中的擴散區域212延伸為212』，並且原本圖2A中的擴散區域213延伸為213」。擴散區域212』與213」皆維持原本設計的擴散長度。因此，電晶體221與223中相對應的擴散區域212與213擴散長度與邊緣效應問題得以解決。另一設計規則是關於擴散區域(或稱注入區域)形狀的限制。設計規則制定被元件所共用的擴散區域中，含不規則形狀(L型、非長方形或奇特型)的擴散區域不可超過一個。根據部分具體實施例，圖3A中顯示一元件區域300的布局俯視圖。元件區域300包含電晶體321、322、3M及325。電晶體321與322分別由柵極結構301及302以及分別位於電晶體321和322兩側的擴散區域311、312及313。電晶體3 與325分別由柵極結構304 及305，以及分別位於電晶體3 和325兩側的擴散區域314、315及316。擴散區域311、312 及313的寬度為「W1」，該寬度與擴散區域314及315的寬度W2與W3不同。擴散區域315 的寬度由於形狀特殊(L型)故難以定義。擴散區域315的形狀是符合設計規則的。然而， 設計規則僅允許一形狀特殊的擴散區域存在於共享擴散區域的元件區域，如共享擴散區域如314、315及316的電晶體3M與325之中。不規則形狀的擴散區域如315，將造成元件模擬困難，使得元件如3M及325不易評估其實際性能。然而，存在單一 L型擴散區域所造成的影響尚可被控制，因此在設計規則中是被允許的，但再增加一個不規則擴散區域即違反設計規則。所以擴散區域314與擴散區域313以一虛擬柵極結構分隔開。根據以上所述，擴散區域遭到縮減的擴散區域313與314將會受到較短擴散長度及邊緣效應影響。擴散區域313及314的長邊分別為343及344。此問題可將虛擬結構303 轉變為一虛擬元件323並且分別延伸擴散區域313及314至虛擬結構303的兩側。根據部分具體實施例，如圖3B所示，延長後的擴散區域313及314變為313』及314』。由於虛擬電晶體323並不重要，其擴散區域313』與314』的寬度不同便無須在意。然而，虛擬元件323 延伸的擴散區域313』與314』解決了電晶體322與324的擴散長度及邊緣效應的問題。其他延伸擴散長度的方法，如2B與2C所述，著重於與虛擬元件323相鄰的兩電晶體之一的性能也可行。如前文所述，虛擬元件323的柵極必須視該元件323為N型或P型而與Vss或 Vdd連接以關閉之。根據部分具體實施例，圖3C表示另一放置一虛擬結構353於元件372、374與375 之間的範例。若將元件375的擴散區域364以及元件374的擴散區域366延伸至擴散區域 363(見圖3C中的虛線)，該擴散區域363*會變成一「U」型，而根據設計規則將被視為一不規則形狀。如上所述，包含擴散區域363、364及366的元件會受到擴散長度及邊緣效應影響。為解決此問題，虛擬多晶矽結構353可改變為一虛擬元件373，且擴散區域363、364及 366改變為擴散區域363』、364』及366』。由於元件373為一虛擬元件，該元件373的性能並不重要。因此可修改設計規則使不規則擴散區域可與虛擬元件相鄰。茲以圖3D中一具體實施例為範例，解決的方法並不僅限於此；在該具體實施例中，可將擴散區域363』延伸， 涵蓋虛擬元件373的整個虛擬柵極結構353 (類似圖;3B中的區域313』)。根據部分具體實施例，圖4A顯示一設計布局中設計及驗證的流程圖400。在步驟 401中先設計出半導體晶片中元件的柵極結構及擴散區域布局。在步驟403中，辨識出一邊緣元件。在步驟405中，加入一虛擬元件使之與邊緣元件相鄰，且在虛擬元件旁邊再放置一虛擬柵極(或稱為虛擬多晶矽線)。上述的虛擬元件與邊緣元件共用一擴散區域；因此，邊緣元件的擴散長度及邊緣效應的問題得以解決。元件的布局設計於步驟407結束後，進行設計規則檢查以確保設計完全符合規則。在步驟409中發現一處布局違反設計規則，設計規則便允許將虛擬元件視為一虛擬柵極結構。根據部分具體實施例，布局與結構範例顯示於圖IA至圖1G。根據部分具體實施例，圖4B顯示一設計布局中設計及驗證的流程圖420。在步驟 421中先設計出半導體晶片中元件的柵極結構及擴散區域布局。在步驟423中，辨識出兩相鄰元件有不同的柵極長度。在步驟425中，一虛擬元件被放置於上述被辨識出的兩相鄰元件之間。該虛擬元件與上述被辨識出的兩元件共用一擴散區域；因此，兩不同柵極長度的元件其擴散長度及邊緣效應問題得以解決。元件的布局設計於步驟427結束後，進行設計規則檢查以確保設計完全符合規則。在步驟429中發現一處布局違反設計規則，設計規則便允許兩相鄰且柵極長度不同的元件共用一擴散區域。根據部分具體實施例，布局與結構範例顯示於圖2A至圖2D。根據部分具體實施例，圖4C顯示一設計布局中設計及驗證的流程圖440。在步驟 441中先設計出半導體晶片中元件的柵極結構及擴散區域布局。在步驟443中，辨識出布局包括不規則擴散區域(非長方形或L型)的第一元件與相鄰該第一元件的第二元件，其中第一與第二元件的擴散區域寬度不同。在步驟445中，一虛擬元件被放置於上述被辨識出的兩相鄰元件之間。該虛擬元件與上述被辨識出的兩元件共用一擴散區域；因此，兩不同柵極長度的元件其擴散長度及邊緣效應問題得以解決。元件的布局設計於步驟447結束後，進行設計規則檢查以確保設計完全符合規則。在步驟449中發現一處布局違反設計規則， 設計規則便允許第一及第二元件共用一擴散區域。根據部分具體實施例，布局與結構範例顯示於圖3A至圖3D。
權利要求
1.一種位於基板上的元件區域，包括一邊緣元件，該邊緣元件的一側至少有一有用的元件；一虛擬元件，與該邊緣元件相鄰，該虛擬元件位於該邊緣元件的另一側，與上述有用的元件不同側，且該虛擬元件與該邊緣元件共用一擴散區域以降低該邊緣元件的擴散長度與邊緣效應的影響；以及一虛擬柵極結構，與該虛擬元件相鄰，該虛擬柵極結構以及該虛擬元件的柵極結構需遵守該邊緣元件的設計規則。
2.根據權利要求1所述位於基板上的元件區域，其中該邊緣元件及該虛擬元件為N型金屬氧化物半導體元件，且該虛擬元件的柵極結構與Vss連接以關閉該虛擬元件。
3.根據權利要求1所述位於基板上的元件區域，其中該邊緣元件及該虛擬元件為P型金屬氧化物半導體元件，且該虛擬元件的柵極結構與Vdd連接以關閉該虛擬元件。
4.根據權利要求1所述位於基板上的元件區域，其中該邊緣元件、該虛擬元件以及該可用元件中至少之一的柵極長度小於35納米。
5.根據權利要求1所述位於基板上的元件區域，其中該虛擬柵極的柵極結構被一設計規則定義為虛擬柵極結構，且該設計規則允許於該元件區域少放置一額外虛擬結構。
6.一種位於基板上的元件區域，包括一第一元件，該第一元件包括一第一柵極長度；一第二元件，該第二元件包括一第二柵極長度，且該第二柵極長度與該第一柵極長度不同；以及位於該第一元件及該第二元件中間的一虛擬元件，其中無其他元件位於該第一元件與該虛擬元件之間，且無其他元件位於該第二元件與該虛擬元件之間，且該虛擬元件與該第一元件共用一第一擴散區域，並與該第二元件共用一第二擴散區域，以降低該第一元件及該第二元件受到擴散長度與邊緣效應的影響。
7.根據權利要求6所述位於基板上的元件區域，其中該第一元件及該第二元件的柵極長度至少有一者與該虛擬元件的柵極長度與相同。
8.根據權利要求6所述位於基板上的元件區域，其中該第一元件以及該第二元件的柵極長度小於35納米。
9.一種位於基板上的一元件區域，包括一第一元件，該第一元件的一側包括一非長方形擴散區域；一第二元件，該第二元件包括一鄰近該第一元件的第二元件擴散區域，其中該第二元件擴散區域寬度與該第一元件非長方形擴散區域的單一或多個寬度不相同；以及位於該第一元件及該第二元件中間的一虛擬元件，其中無其他元件位於該第一元件與該虛擬元件之間，且無其他元件位於該第二元件與該虛擬元件之間，該虛擬元件與該第一元件共用該非長方形擴散區域，並與相鄰於該第一元件的該第二元件共用該第二元件擴散區域，以降低該第一元件及該第二元件受到擴散長度與邊緣效應的影響。
10.一種設計元件布局的方法，包括設計多個元件的柵極結構與擴散區域的布局；從所述多個元件中辨識出邊緣元件；以及加入一虛擬元件與該邊緣元件相鄰，及加入一虛擬柵極結構與該虛擬元件相鄰，其中該虛擬元件與該邊緣元件共用一擴散區域以降低該邊緣元件的擴散長度與邊緣效應所造成的問題，且該虛擬元件的柵極結構被視為須符合設計規則需求而在邊緣元件旁邊加入的兩虛擬柵極結構其中之一。
全文摘要
本發明公開一種位於基板上的元件區域以及設計元件布局的方法，本發明所公開的電路布局，元件結構，以及各種相關技術運用虛擬元件(dummy device)使邊緣結構中虛擬元件的擴散區域(diffusion region)獲得延伸，並允許設計規則所禁止的虛擬元件架構。延伸擴散區域可解決或改善擴散長度(length of diffusion，LOD)及邊緣效應(edge effect)所產生的問題。再者，在邊緣元件旁放置一虛擬元件的柵極結構後，只需再增加一虛擬結構於該虛擬元件旁，為半導體晶片節省寶貴的使用面積。因此，利用延伸虛擬元件的擴散區域以及允許設計規則所禁止的架構不但可解決或改善擴散長度及邊緣效應所產生的問題，同時更不影響布局面積及生產良率。
文檔編號H01L21/82GK102403312SQ201110274859
公開日2012年4月4日 申請日期2011年9月9日 優先權日2010年9月10日
發明者文特·克瑪·阿葛偉, 李政宏, 藍麗嬌, 趙炳潤, 鄭宏正, 金妡鍈, 陸崇基, 陶昌雄 申請人:臺灣積體電路製造股份有限公司