形成半導體器件的金屬前介電質層的方法
2023-05-09 08:12:41
專利名稱：形成半導體器件的金屬前介電質層的方法
技術領域：
本發明涉及形成半導體器件的金屬前介電質層的方法。
背景技術：
半導體製造的方面己經集中在提供高集成半導體器件。這類半導體器件可 包括電路上的金屬布線，該金屬布線具有微線寬度，因而線之間的距離也變小。 為了減小器件的尺寸，需要多層布線結構。多層布線需要金屬前介電質(PMD) 層，用於在金屬線之間提供電絕緣。
可通過使用等離子體增強化學氣相沉積(PE-CVD)方法沉積未摻雜的矽 玻璃、TEOS或氮化矽(SiH4)來形成用於在金屬布線之間提供電絕緣的PMD 層。也可選擇通過使用高密度等離子體(HDPCVD)方法沉積氧化矽(Si02) 來形成PMD層。然後使用CMP工藝拋光PMD層。
如在實例圖1A中所示，可在矽半導體襯底10中形成限定有源區和非有 源區的隔離層12。可通過蝕刻半導體襯底IO至預定深度以形成溝槽來形成隔 離層12。該溝槽可以用絕緣材料填充，例如HDP氧化層。然後使用CMP工 藝拋光該絕緣材料，以形成淺溝槽隔離(STI)型隔離層12。
可在其內形成隔離層12的半導體襯底10的整個最上表面上和/或上方沉 積約100A厚度的由SiO2構成的絕緣層。可在絕緣層上和/或上方沉積約3000A
厚度的由其中摻雜了雜質的摻雜多晶矽構成的柵導電層。該柵導電層可由鍺矽 (SiGe)、鈷(Co)、鎢(W)、鈦(TO 、鎳(Ni)、鉭(Ta)、氮化鈦(TiN)、 氮化鉭(TaN)和氮化鎢(WN)、或其組合和摻雜多晶矽中的至少一個構成。 執行光刻工藝以形成光刻膠圖案，其限定了柵導電層中的柵極區域。可在 由圖案暴露的柵導電層上執行諸如反應離子蝕刻(RIE)的幹蝕刻，因而形成
柵極16。也可在下面的絕緣層上執行幹蝕刻，以形成柵絕緣層14。然後可使 用灰化工藝移除光刻膠圖案。
可通過使用柵極16作為離子注入掩模，執行使用低濃度n型摻雜劑的低 濃度離子注入工藝，因而形成輕摻雜漏(LDD)區。
可在半導體襯底10的整個最上表面的上方沉積由SiN和SiON中的至少 一個構成的絕緣材料。可在絕緣材料上執行例如RIE的幹蝕刻，以在柵極16 的側壁上形成一對襯墊(spacer) 18。
可通過使用柵極16和襯墊18作為離子注入掩模，執行使用低濃度n型摻 雜劑的高濃度離子注入工藝，因而形成源極/漏極區域20。
如在實例圖IB中所示，在所生成的半導體襯底結構的整個表面上和/或上 方沉積約300至500A之間厚度的由SiN構成的蝕刻停止層22，，在所生成的 半導體襯底結構中形成包括柵極16和源極/漏極區域20的MOS電晶體。蝕刻 停止層22可用來在執行後來的工藝時保護下面的MOS電晶體以防止活動離 子、水分等的滲透，也可用來在接觸形成工藝中利用高蝕刻選擇性停止蝕刻。
可在蝕刻停止層22上和/或上方沉積約7000A或更多厚度的包括第一 PMD層24的絕緣層。第一 PMD層24可由具有良好填縫特性的OrTEOS氧 化層、BPSG絕緣層和HDP CVD氧化層中的至少一個構成。第一 PMD層24 可用來填充下面的半導體器件之間的間隔。
如實例圖1C所示，在第一 PMD層24上執行CMP工藝，以拋光其表面， 生成拋光後的PMD層24a。其後，可在拋光後的第一PMD層24a上和/或上 方沉積1000到2000A之間厚度的由TEOS氧化層構成的第二 PMD26。第二 PMD層26可用來加工處理(cure)由第一 PMD層24的CMP工藝退化而成 的絕緣層的表面。
如實例圖1D所示，可在第二PMD26上執行光刻工藝，因而形成限定接 觸區域的光刻圖案。可在由光刻膠圖案暴露的蝕刻停止層22、第一 PMD層 24a和第二PMD層26上執行幹蝕刻，以形成多個接觸孔28，其暴露了源極/ 漏極區域20的最上表面。然後通過灰化工藝移除光刻膠圖案。在使用幹蝕刻 形成接觸孔28之後，附圖標記22a、 24b和26a分別指代蝕刻停止層、第一 PMD層和第二PMD層。
如實例圖1E所示，可沉積導電層，以填充接觸孔28。可使用CMP工藝
移除在第二 PMD層26a的表面上和/或上方的導電層，以形成多個接觸30， 該接觸30垂直地電連接到源極/漏極區域20。組成接觸30的導電層可由摻雜 多晶矽、鎢(W)等構成。
在半導體器件的PMD層的形成工藝中，如果在薄PMD中形成接觸孔， 可沉積鎢(W)，並可執行鎢CMP，則在對準標記圖案區域"A"可能發生腐 蝕。這是由於根據器件特性，例如PMD的絕緣層的厚度不夠厚。如果不能夠 識別對準標記圖案區域"A"，就不能進一歩執行工藝。
發明內容
本發明的實施方式涉及一種使用化學機械拋光(CMP)工藝形成半導體 器件的金屬前介電質(PMD)層的方法，其適用於容易地識別對準標記。
本發明的實施方式涉及一種形成半導體器件的PMD層的方法，該方法通 過在半導體劃線通道(scribe lane)的有源區中預先形成多晶矽對準標記圖案， 能夠減小或消除由於CMP導致的對準標記腐蝕。
本發明的實施方式涉及一種形成半導體器件的方法，在該方法中，雖然執 行CMP工藝，但通過在半導體器件的STI區域形成對準標記圖案，能夠容易 地識別對準標記圖案。
根據本發明的實施方式，在半導體器件中形成PMD層的方法可包括以下 步驟中的至少一個提供具有半導體器件的半導體襯底；在半導體襯底上方形 成蝕刻停止層；在半導體襯底劃線通道的有源區中，在蝕刻停止層上方形成由 多晶矽構成的多個對準標記圖案；在包括蝕刻停止層和對準標記圖案的半導體 襯底上方形成第一 PMD層；在包括第一 PMD層的半導體襯底上方形成第二 PMD層；然後靠著多個對準標記圖案的側壁形成多個接觸。
根據本發明的實施方式，半導體器件的方法可包括以下步驟中的至少一 個提供具有半導體器件的半導體襯底；在半導體襯底中形成至少一個STI 型隔離層；然後在STI隔離層中形成對準標記圖案區域。
根據本發明的實施方式，半導體器件可包括形成在半導體襯底中的STI 隔離區，在半導體襯底中形成半導體器件；至少一個PMD層，形成在包括至 少一個STI隔離層的半導體襯底的上方；和對準標記區域，包含形成STI隔離 區的半導體襯底劃線通道的有源區。
實例圖1A至1E示出了在半導體器件中形成PMD層和接觸的方法。 實例圖2A至圖3E示出了根據本發明的實施方式在半導體器件中形成 PMD層和接觸的方法。
具體實施例方式
根據實例圖2A，可在矽半導體襯底100中形成限定了有源區和非有源區 的多個隔離層102。可通過蝕刻半導體襯底100至預定深度以形成溝槽來形成 隔離層102。該溝槽可以用諸如HDP氧化層的絕緣材料填縫。使用CMP工藝 拋光該絕緣材料，以形成STI型隔離層102。
可在包括隔離層102的半導體襯底100的整個最上表面上和/或上方沉積 約100A厚度的絕緣層，例如SK)2。可在絕緣層上和/或上方沉積約3000A厚 度的由摻雜多晶矽構成的柵導電層。該柵導電層可由摻雜多晶矽、SiGe、 Co、 W、 Ti、 Ni、 Ta、 TiN、 TaN、 WN及其任何組合中的至少一個構成。
執行光刻工藝以形成限定柵導電層中的柵極區域的光刻膠圖案。可在由圖 案暴露的柵導電層上執行諸如RIE的幹蝕刻，因而形成柵極106。也可在下面 的絕緣層上執行幹蝕刻，以形成柵絕緣層104。可使用灰化工藝移除光刻膠圖
可通過使用柵極106作為離子注入掩模，執行使用低濃度n型摻雜劑的低 濃度離子注入工藝，來形成LDD區域。
可在半導體襯底100的整個最上表面上和/或上方沉積由SiN和SiON中 的至少一個構成的絕緣材料。可在絕緣材料上執行例如RIE的幹蝕刻，以在柵 極106的側壁上形成多個襯墊108。
可通過使用柵極106和襯墊108作為離子注入掩模，執行使用低濃度n 型摻雜劑的高濃度離子注入工藝，來形成與柵極106相鄰的源極/漏極區域 110。
如在實例圖2B中所示，可在包括柵極106和源極/漏極區域110的半導體 襯底結構的整個表面上和/或上方沉積約300至500A之間厚度的蝕刻停止層 112。蝕刻停止層112可由SiN構成，並可用來在執行後來的工藝時保護下面
的半導體器件以防止活動離子、水分等的滲透，也可用來在接觸形成工藝中理 由高蝕刻選擇性停止蝕刻。
在半導體襯底100的有源區中，在蝕刻停止層112上和/或上方形成多個 對準標記形狀的多晶矽圖案114。在對準標記結構中形成多晶矽圖案114有利 於減少可能在後來的CMP工藝中發生對準標記圖案區域腐蝕。實質上，由於 多晶矽圖案114可具有比後來的第一PMD層相對較低的移除速率，這能夠減 小對準標記圖案的腐蝕。
在形成多晶矽圖案之後，可在包括多晶矽圖案114的蝕刻停止層112上和 /或上方厚沉積約7000A或更多厚度的諸如第一 PMD層116的絕緣層。第一 PMD層116可由具有良好填縫特性的材料構成，例如03-TEOS氧化層、BPSG 絕緣層和HDP CVD氧化層中的至少一個。第一PMD層116可用來填縫下面 的半導體器件之間的間隔。
如實例圖2C所示，在第一 PMD層116上執行CMP工藝，以拋光其表面， 生成拋光的第一 PMD層116a。可在拋光的第一 PMD層116a上和/或上方沉 積1000到2000A之間厚度的第二PMD層118。第二 PMD層118可由TEOS 氧化層構成。第二 PMD層118可用來加工處理由第一 PMD層116的CMP工 藝退化而成的絕緣層的表面。
如實例圖2D所示，可在第二 PMD層118上執行光刻工藝，以形成限定 接觸區域的光刻圖案。可在由光刻膠圖案暴露的第二PMD層118、拋光的第 一PMD層116a和蝕刻停止層112上執行幹蝕刻，以形成暴露半導體襯底100 的最上表面的多個接觸孔120。然後通過灰化工藝移除光刻膠圖案。在使用幹 蝕刻形成接觸孔120之後，附圖標記116b和118a分別指代第一PMD層和第 二 PMD層。
如實例圖2E所示，可沉積導電層，以填充接觸孔120。可通過使用CMP 工藝移除部分導電層來形成多個接觸130， g卩，接觸130垂直設置在對準標記 圖案114的上方。接觸130可垂直連接到源極/漏極區域110和STI型隔離層 102。包含接觸130的導電層可由已摻雜了諸如鎢(W)等雜質的多晶矽構成。 由於預先形成對準標記形狀的多晶矽圖案114，且其具有比第一PMD層 116相對較低的移除速率，所以儘管執行CMP工藝，但是對準標記圖案區域 "B"幾乎不被多晶矽圖案114腐蝕。
根據實例圖3A，可在矽半導體襯底200中形成限定有源區和非有源區的 多個隔離層202。可通過蝕刻半導體襯底200至預定深度以在其中形成溝槽來 形成隔離層202。該溝槽可以用諸如HDP氧化層的絕緣材料填充。使用CMP 工藝拋光該絕緣材料，以形成STI型隔離層202。
可在包括隔離層202的半導體襯底200的整個最上表面[:和/或上方沉積 例如的Si02絕緣層。該絕緣層具有約100 A的厚度。可在絕緣層h和/或上方 沉積由摻雜多晶矽構成的柵導電層。該柵導電層具有約3000A的厚度，並可 由SiGe、 Co、 W、 Ti、 Ni、 Ta、 TiN、 TaN、 WN、其組合以及摻雜多晶矽中 的至少一個構成。
執行光刻工藝以形成限定柵導電層中的柵極區域的光刻膠圖案。可在由光 刻膠圖案暴露的柵導電層上執行諸如RIE的幹蝕刻，因而形成柵極206。也可 在下面的絕緣層上執行幹蝕刻，以形成柵絕緣層204。然後可使用灰化工藝移 除光刻膠圖案。
可通過使用柵極206作為離子注入掩模，執行使用低濃度n型摻雜劑的低 濃度離子注入工藝，因而形成LDD區域。
可在半導體襯底200的整個最上表面上和/或上方沉積由SiN和SiON中 的至少一個構成的絕緣材料。可在絕緣材料上執行例如RIE的幹蝕刻，以在柵 極206的側壁上形成多個襯墊208。
可通過使用柵極206和襯墊208作為離子注入掩模，執行使用低濃度n 型摻雜劑的高濃度離子注入工藝，來形成源極/漏極區域210。
如在實例圖3B中所示，可在具有MOS電晶體的半導體襯底200上形成 蝕刻停止層212，該MOS電晶體包括柵極206、襯墊208和源極/漏極區域210。 蝕刻停止層212可由約300至500A之間厚度的SiN構成。蝕刻停止層212可 用來在執行後來的工藝時保護下面的半導體器件以防止活動離子、水分等的滲 透，也可用來在接觸形成工藝中利用高蝕刻選擇性停止蝕刻。
在包括蝕刻停止層212的半導體襯底200上和/或上方形成絕緣層、第一 PMD層214。第一 PMD層214可由具有良好填縫特性的材料構成，例如 03-TEOS氧化物、BPSG絕緣材料和HDP CVD氧化物中的至少一個。第一PMD 層214可具有7000 A或更多的厚度。第一 PMD層214可用來填充下面的半 導體器件之間的間隔。
如實例圖3C所示，在第一PMD層214上執行CMP工藝，以獲得拋光的 第一 PMD層214b。可在拋光的第一 PMD層214b上和/或上方沉積第二 PMD 層216。第二 PMD層216可由TEOS氧化層構成。第二 PMD層216可用來加 工處理由第一 PMD層214的CMP工藝退化而成的絕緣層的表面。
如實例圖3D所示，可在第二PMD層216上執行光刻工藝，以形成限定 接觸區域的光刻圖案。可在由光刻膠圖案暴露的第二PMD層216、第一PMD 層214b和蝕刻停止層212上執行幹蝕刻，以形成多個接觸孔220，通過接觸 孔220暴露了 STI型隔離層202和源極/漏極區域210的最上表面。然後通過 灰化工藝移除光刻膠圖案。在使用幹蝕刻形成接觸孔220之後，附圖標記212a、 214b和216a分別指代蝕刻停止層、第一PMD層和第二PMD層。為了形成後 來的對準標記圖案，可在多個STI型隔離層202中的一個之內形成接觸孔220。
如實例圖3E所示，可沉積導電層，以填充接觸孔220。可通過使用CMP 工藝移除部分導電層來形成多個接觸230，即，接觸230設置在第一PMD層 214b的最上表面的上方。接觸230可垂直連接到源極/漏極區域210和STI型 隔離層202。包含接觸230的導電層可由摻雜了例如鎢的金屬雜質的多晶矽構 成。從而，可在STI型隔離層202區域中形成對準標記圖案"C"。
根據本發明的實施方式，由於可在STI區域中形成對準標記圖案，其組成 劃線通道的有源區，有利於識別對準標記。由於有源區的對準標記圖案可由例 如多晶矽的材料構成，所以可防止由後來的CMP工藝導致對準標記圖案腐蝕。
雖然在此描述了本發明的實施方式，應該理解的是，由本領域的技術人員 做出的許多其他修改和實施方式也在本發明原理的精神和範圍之內。更特別 的，在本發明的範圍、附圖和所附權利要求書之內，獨立的合併排列的部件和 /或排列可能有多種改變和修改。除了在部件和/或排列中的改變和修改，選擇 使用對於本領域的技術人員也是顯而易見的。
權利要求
1、一種方法，包含提供具有半導體器件的半導體襯底；在所述半導體襯底上方形成蝕刻停止層；在所述半導體襯底劃線通道的有源區中，在所述蝕刻停止層上方形成由多晶矽構成的多個對準標記圖案；在包括所述蝕刻停止層和所述對準標記圖案的所述半導體襯底上方形成第一PMD層；在包括所述第一PMD層的所述半導體襯底上方形成第二PMD層；然後靠著所述多個對準標記圖案的側壁形成多個接觸。
2、 根據權利要求1所述的方法，其特徵在於，形成所述蝕刻停止層包含 在所述半導體襯底上方沉積具有300至500A之間厚度的SiN層。
3、 根據權利要求1所述的方法，其特徵在於，形成所述第一PMD層包在包括所述第一 PMD層的所述半導體襯底上方沉積具有1000到2000A 之間厚度的TEOS氧化層。
4、 根據權利要求1所述的方法，其特徵在於，所述多個對準標記圖案具 有的移除速率比所述第一 PMD層和所述第二 PMD層的移除速率更低。
5、 一種方法，包含 提供具有半導體器件的半導體襯底； 在所述半導體襯底中形成至少一個STI型隔離層；然後， 在所述STI型隔離層中形成對準標記圖案區域。
6、 根據權利要求5所述的方法，其特徵在於，形成所述對準標記圖案包含在包括所述至少一個STI型隔離層的所述半導體襯底上方形成蝕刻停止層；在包括所述蝕刻停止層的所述半導體襯底上方形成絕緣層；拋光所述第一絕緣層；在所述第一絕緣層上方形成氧化層；形成限定接觸區域的光刻膠圖案； 在所述至少一個STI型隔離層中形成多個接觸孔；移除所述光刻膠圖案；然後 在所述多個接觸孔的每個接觸孔中形成接觸。
7、 根據權利要求6所述的方法，其特徵在於，所述蝕刻停止層包括SiN。
8、 根據權利要求7所述的方法，其特徵在於，所述蝕刻停止層具有300至500A之間的厚度。
9、 根據權利要求6所述的方法，其特徵在於，所述絕緣層具有約7000A或更多的厚度。
10、 根據權利要求9所述的方法，其特徵在於，使用CMP工藝拋光所述絕緣層。
11、 根據權利要求10所述的方法，其特徵在於，所述絕緣層包括金屬前介電質材料。
12、 根據權利要求11所述的方法，其特徵在於，所述金屬前介電質材料包含03-TEOS氧化物、BPSG絕緣材料和HDP CVD氧化物中的至少一個。
13、 根據權利要求6所述的方法，其特徵在於，所述氧化層包括金屬前介電質材料。
14、 根據權利要求13所述的方法，其特徵在於，所述金屬前介電質材料包含TEOS氧化物。
15、 根據權利要求6所述的方法，其特徵在於，形成所述光刻膠包含在氧化層上執行光刻工藝。
16、 根據權利要求6所述的方法，其特徵在於，形成所述多個接觸孔包含在所述蝕刻停止層、所述絕緣層和所述氧化層上執行幹蝕刻。
17、 根據權利要求6所述的方法，其特徵在於，形成所述接觸包含填充在所述多個接觸孔的每個接觸孔中的導電層。
18、 根據權利要求17所述的方法，其特徵在於，所述導電層包括摻雜有金屬雜質的多晶矽材料。
19、 根據權利要求18所述的方法，其特徵在於，所述多晶矽材料摻雜有鎢雜質。
20、 一種器件，包含形成在半導體襯底中的STI隔離區，在所述半導體襯底中形成半導體器件；至少一個PMD層，形成在包括至少一個STI隔離層的所述半導體襯底上方；以及形成在所述STI隔離區中的由多晶矽構成的對準標記區域。
全文摘要
本發明涉及使用化學機械拋光(CMP)工藝形成半導體器件的金屬前介電質(PMD)層的方法，其適用於容易地識別對準標記。這種方法通過在半導體劃線通道的有源區中預先形成多晶矽對準標記圖案，能夠減小或消除由於CMP導致的對準標記的腐蝕。
文檔編號H01L21/00GK101202214SQ20071019851
公開日2008年6月18日 申請日期2007年12月11日 優先權日2006年12月11日
發明者文相臺 申請人:東部高科股份有限公司