使用結構化奇偶校驗矩陣的低密度奇偶校驗碼的編碼的製作方法

2023-04-27 16:45:46

專利名稱：使用結構化奇偶校驗矩陣的低密度奇偶校驗碼的編碼的製作方法
技術領域：
本發明涉及通信系統，尤其涉及編碼系統。
背景技術：
通信系統使用編碼來保證含噪聲通信信道上的可靠通信。這些通信信道在一定的信噪比(SNR)條件下表現出可以表示為比特每符號的固定容量，該固定容量定義了理論上限(被稱為香農極限)。結果，編碼設計的目標是實現接近此香農極限的比率。一個這種類別的接近香農極限的編碼是低密度奇偶校驗(LDPC)碼。
通常，由於存在若干缺點，LDPC碼沒有得到廣泛採用。一個缺點是LDPC編碼技術非常複雜。使用其生成矩陣對LDPC碼進行編碼，會需要存儲非常大的非稀疏矩陣。另外，LDPC碼只有在分組較大的情況下才能起作用；因此，即使LDPC碼的奇偶校驗矩陣是稀疏的，然而存儲這些矩陣會有問題。
從實現的角度看，需要面臨若干挑戰。例如，存儲便是一個導致LDPC碼沒有廣泛地實際使用的重要原因。並且，LDPC碼實現中的一個關鍵問題是如何在解碼器的若干處理引擎(節點)之間實現連接網絡。此外，解碼處理，尤其是校驗節點運算中的計算負載也會帶來問題。
因此，需要一種使用簡單的編碼和解碼處理的LDPC通信系統。還需要使用LDPC碼高效地支持高數據速率，而無需引入更大的複雜度。還需要改進LDPC編碼器和解碼器的性能。還需要使實現LDPC編碼的存儲要求最小。還需要一種簡化LDPC解碼器的處理節點之間的通信的方案。

發明內容
本發明滿足了這些和其它的需要，其中提供了用於對結構化低密度奇偶校驗(LDPC)碼進行編碼的方案。通過將奇偶校驗矩陣的部分限制為下三角，並且/或者滿足其它要求以簡化解碼器的比特節點和校驗節點之間的通信，提供LDPC碼的結構。訪問存儲表示結構化奇偶校驗矩陣的信息的存儲器。信息被組織成表格形式，其中每個行表示數值1在奇偶校驗矩陣的列組的第一列內的存在。各個行對應於奇偶校驗矩陣的各個列組，其中根據預定操作(例如循環移位，相加等等)導出每個分組內的後續列。LDPC編碼信號基於所存儲的表示奇偶校驗矩陣的信息。根據本發明的一個實施例，利用博斯-喬赫裡-霍克文黑姆碼(BCH)編碼器，發送器使用BCH碼對輸入信號進行編碼，其中對應於輸入信號的輸出LDPC編碼信號表示具有外BCH碼和內LDPC碼的碼。此外，提供循環冗餘校驗(CRC)編碼器以便根據CRC碼對輸入信號進行編碼。有利的是，此方案提供了方便的LDPC碼的編碼和解碼。
根據本發明實施例的一個方面，公開了一種編碼方法。此方法包含訪問存儲器，所述存儲器存儲有表示低密度奇偶校驗(LDPC)碼的結構化奇偶校驗矩陣的信息。信息被組織成表格形式，其中每個行表示數值1在奇偶校驗矩陣的列組的第一列內的存在。各個行對應於奇偶校驗矩陣的各個列組，其中根據預定操作導出每個分組內的後續列。該方法還包含根據所存儲的表示奇偶校驗矩陣的信息輸出LDPC編碼信號。
根據本發明實施例的另一個方面，公開了一種用於產生低密度奇偶校驗(LDPC)碼的編碼器。編碼器包含存儲器，所述存儲器存儲有表示LDPC碼的結構化奇偶校驗矩陣的信息。信息被組織成表格形式，其中每個行表示數值1在奇偶校驗矩陣的列組的第一列內的存在。各個行對應於奇偶校驗矩陣的各個列組，其中根據預定操作導出每個分組內的後續列。編碼器還包含用於檢索所存儲的表示奇偶校驗矩陣的信息，以輸出LDPC編碼信號的裝置。
根據本發明實施例的另一個方面，公開了一種利用所公開的低密度奇偶校驗(LDPC)編碼的發送器。發送器包含存儲器，所述存儲器存儲有表示LDPC碼的結構化奇偶校驗矩陣的信息，信息被組織成表格形式，其中每個行表示數值1在奇偶校驗矩陣的列組的第一列內的存在。各個行對應於奇偶校驗矩陣的各個列組，其中根據預定操作導出每個分組內的後續列。發送器還包含LDPC編碼器，所述LDPC編碼器被構造成訪問存儲器中存儲的信息以輸出LDPC編碼信號。
單純通過圖解包含本發明的最優實施方式的若干具體實施例和實現，根據下面的詳細描述可以容易地理解本發明的其它方面，特性和優點。本發明還能夠具有其它和不同的實施例，並且在不偏離本發明的宗旨和範圍的前提下，可以在各個明顯的方面修改其若干細節。因此，附圖和說明在性質上是示例性的，而不是限制性的。


在附圖中通過例子圖解本發明，但這些例子不對本發明產生限制，圖中用類似的附圖標記表示類似的要件，其中圖1的圖例根據本發明的實施例示出了被構造成利用低密度奇偶校驗(LDPC)碼的通信系統；圖2A和2B是圖1的發送器中採用的示例性LDPC編碼器的圖例；圖3是圖1的系統中的示例性接收器的圖例；圖4的圖例根據本發明的實施例示出了稀疏奇偶校驗矩陣的圖例；圖5是圖4中矩陣的LDPC碼的雙向圖的圖例；圖6的圖例根據本發明的實施例示出了稀疏奇偶校驗矩陣的子矩陣，其中子矩陣包含限制到下三角區的奇偶校驗值；圖7的圖表示出了利用非限制奇偶校驗矩陣(H矩陣)的碼和利用具有圖6中子矩陣的限制H矩陣的碼之間的性能對比；圖8A和8B的圖例分別示出了均可以在圖1的系統中使用的非Gray 8-PSK調製方案和Gray 8-PSK調製方案；圖9的圖表示出了利用Gray標記和非Gray標記的碼之間的性能對比；圖10的流程圖根據本發明的實施例示出了使用非Gray映射的LDPC解碼器的操作；圖11的流程圖根據本發明的實施例示出了圖3的使用Gray映射的LDPC解碼器的操作；圖12A-12C的圖例根據本發明的實施例示出了解碼處理中校驗節點和比特節點之間的交互；圖13A和13B的流程圖根據本發明的各個實施例示出了分別使用正反向方案和並行方案計算校驗節點和比特節點之間的傳出消息的處理；圖14A-14C的圖表示出了根據本發明的各個實施例產生的LDPC碼的模擬結果；圖15A和15B的圖例根據本發明的實施例分別示出了存儲器的上邊和下邊，所述存儲器被組織成支持結構化訪問，以實現LDPC編碼中的隨機性；而圖16的圖例根據本發明的實施例示出了可以執行LDPC碼的編碼和解碼處理的計算機系統。
具體實施例方式
現在描述用於對結構化低密度奇偶校驗(LDPC)碼進行高效解碼的系統，方法和軟體。在下面的說明中，出於說明的目的，提出許多特定的細節以便徹底地理解本發明。然而本領域技術人員明白，即使沒有這些特定細節，或者通過等價的方案，仍然可以實施本發明。在其它實例中，以模塊圖形式示出了眾所周知的結構和設備，以避免對本發明產生不必要的幹擾。
圖1的圖例根據本發明的實施例示出了被構造成利用低密度奇偶校驗(LDPC)碼的通信系統。數字通信系統100包含發送器101，其在到達接收器105的通信信道103上產生信號波形。在這個離散通信系統100中，發送器101具有產生離散的可能信息集合的信息源；每個可能信息具有相應的信號波形。這些信號波形被通信信道103衰減或改變。為了對付有噪聲的信道103，使用LDPC碼。
發送器101產生的LDPC碼允許得到高速實現，但不導致任何性能損失。這些從發送器101輸出的結構化LDPC碼避免為已經易受調製方案(例如8-PSK)所產生的信道差錯的損害的比特節點分配少量校驗節點。
這種LDPC碼具有可並行解碼算法(不同於turbo碼)，其有利之處是涉及例如相加，比較和表查找的簡單操作。此外，精心設計的LDPC碼不會表現出差錯平臺的任何跡象。
根據本發明的一個實施例，發送器101使用相對簡單的編碼技術產生基於奇偶校驗矩陣(利於在解碼期間進行高效的存儲器訪問)的LDPC碼，以便與接收器105通信。發送器101使用優於串聯turbo+RS(裡德-索羅蒙)碼的LDPC碼，假定分組長度足夠地大。
圖2A和2B是圖1的發送器中採用的示例性LDPC編碼器的圖例。如圖2A所示，發送器200配備有LDPC編碼器203，LDPC編碼器203接受來自信息源201的輸入，並且輸出具有更高冗餘度、適於接收器105上的糾錯處理的編碼流。信息源201根據離散字符表X產生k個信號。
LDPC碼被指定有奇偶校驗矩陣。另一方面，對LDPC碼進行編碼通常需要指定生成矩陣。即使可以使用高斯消去法由奇偶校驗矩陣獲得生成矩陣，然而所得到的矩陣不再是稀疏的，並且存儲較大的生成矩陣會更加複雜。
通過使奇偶校驗矩陣結構化，編碼器203使用僅利用奇偶校驗矩陣的簡單編碼技術根據字符表Y產生提供給調製器205的信號。具體地，通過將某部分矩陣限制為三角矩陣，對奇偶校驗矩陣產生限制。下面在圖6中更加全面地描述這種奇偶校驗矩陣的構造。這種限制導致微小的性能損失，因此構成有吸引力的折衷。
調製器205將來自編碼器203的編碼消息映射成發送給發送天線207的信號波形，發送天線207通過通信信道103發射這些波形。因此，編碼消息被調製和發送到發送天線207。如下所述，從發送天線207發送的信號傳播到接收器。
圖2B根據本發明的一個實施例示出了用於博斯-喬赫裡-霍克文黑姆碼(BCH)編碼器和循環冗餘校驗(CRC)編碼器的LDPC編碼器。在這種情況下，LDPC編碼器203和CRC編碼器209與BCH編碼器211一起產生的代碼具有串聯的外BCH碼和內低密度奇偶校驗(LDPC)碼。此外，使用循環冗餘校驗(CRC)碼實現檢錯。在示例性實施例中，CRC編碼器209使用具有生成多項式(x5+x4+x3+x2+1)(x2+x+1)(x+1)的8位CRC碼進行編碼。
LDPC編碼器203系統地將具有長度kldpc的信息分組i=(i0,i1,...,ikldpc-1)]]>編碼成具有長度nlpdc的碼字c=(i0,i1,...,ikldpc-1,p0,p1,...,pnldpc-kldpc-1).]]>碼字的發送按照指定順序從i0開始，並且以pnldpc-kldpc-1結束。
在下面的表1中提供了LDPC碼參數(nldpc，kldpc)。

表1LDPC編碼器203的任務是確定具有kldpc個信息比特(i0，i1，...，ikldpc-1)的每個分組的nldpc-kldpc個奇偶校驗比特(p0，p1，...，pnldpc-kldpc-1)。該過程如下所述。首先，初始化奇偶校驗比特；p0=p1=p2=...=pnldpc-kldpc-1=0.]]>在表3至10的第一行中指定的奇偶校驗比特地址上累加第一信息比特i0。例如，對於比率2/3(表3)，得到以下結果p0＝p0_i0p10491＝p10491_i0p16043＝p16043_i0p506＝p506_i0p12826＝p12826_i0p8065＝p8065_i0p8226＝p8226_i0p2767＝p2767_i0p240＝p240_i0p18673＝p18673_i0
p9279＝p9279_i0p10579＝p10579_i0P20928＝p20928_i0(所有相加均在GF(2)中)。
接著，對於下面的359個信息比特im，m＝1，2，...，359，在奇偶校驗比特地址{x+m mod 360×q}mod(nldpc-kldpc)上累加這些比特，其中x表示對應於第一比特i0的奇偶校驗比特累加器(parity bit accumulator)的地址，q是表2中指定的編碼率相關常數。繼續討論此例子，對於比率2/3，q＝60。例如，對於信息比特i1，執行以下操作p60＝p60_i1p10551＝p10551_i1p16103＝p16103_i1p566＝p566_i1p12886＝p12886_i1p8125＝p8125_i1p8286＝p8286_i1p2827＝p2827_i1p300＝p300_i1p18733＝p18733_i1p9339＝p9339_i1p10639＝p10639_i1p20988＝p20988_i1對於第361個信息比特i360，在表3至10的第二行中指定了奇偶校驗比特累加器的地址。以類似的方式，使用公式{x+m mod360×q}mod(nldpc-kldpc)獲得後面359個信息比特im，m＝361，362，...，719的奇偶校驗比特累加器的地址，其中x表示對應於信息比特i360的奇偶校驗比特累加器的地址，即表3-10中第二行的表項。以類似的方式，對於具有360個新信息比特的每個組，表3至10中的新行被用來尋找奇偶校驗比特累加器的地址。
在處理完所有的信息比特之後，獲得如下所示的最終奇偶校驗比特。首先，從i＝1開始執行以下操作pi＝pi_pi-1，i＝1，2，...，nldpc-kldpc-1。
pi，i＝0，1，...，nldpc-kldpc-1的最終內容等於奇偶校驗比特pi。

表2





表3







表4




表5






表6






表7





表8






表9







表10對於BCH編碼器211，在表11中列舉了BCH碼參數。


表11應當注意，在前面的表格中，nbch＝kldpc。
通過相乘下面表12的列表中的第一t多項式，得到t糾錯BCH編碼器211的生成多項式

表12按照以下方式將信息比特m=(mkbch-1,mkbch-2,...,m1,m0)]]>BCH編碼成碼字c=(mkbch-1,mkbch-2,...,m1,m0,dnbch-kbch-1,dnbch-kbch-2,...,d1,d0).]]>信息多項式m(x)=mkbch-1xkbch-1+mkbch-2xkbch-2+...+m1x+m0]]>乘以xnbch-kbch。接著，xnbch-kbchm(x)除以g(x)。以d(x)=dnbch-kbch-1xnbch-kbch-1+...+d1x+d0]]>為餘數，碼字多項式被設置如下c(x)=xnbch-kbchm(x)+d(x).]]>在示例性實施例中，以上LDPC碼可以用於各種數字視頻應用，例如MPEG(運動圖象專家組)分組傳輸。
圖3是圖1的系統中的示例性接收器的圖例。在接收端，接收器300包含解調器301，解調器301對從發送器200接收的信號執行解調。在接收天線303上接收這些信號以進行解調。在解調之後，接收信號被傳送到解碼器305，解碼器305通過結合比特度量產生器307來產生信息X′，從而重構初始源信息。通過非Gray映射，比特度量產生器307在解碼處理期間與解碼器305來回(迭代)交換概率信息，如圖10所示。可選地，如果使用Gray映射(根據本發明的一個實施例)，比特度量產生器執行一遍就足夠了，其中每次LDPC解碼器迭代之後進一步的比特度量產生的嘗試可能產生有限的性能改進；這裡參照圖11更加全面地描述了這個方案。為理解本發明的優點，如圖4所示，查看如何產生LDPC碼是有用的。
圖4的圖例根據本發明的實施例示出了稀疏奇偶校驗矩陣的圖例。LDPC碼是具有稀疏奇偶校驗矩陣H(n-k)xn的長線性分組碼。通常，分組長度n的範圍為數千到數萬比特。例如，圖4示出了具有長度n＝8和比率1/2的LDPC碼的奇偶校驗矩陣。圖5的雙向圖可以等價表示相同的碼。
圖5是圖4中矩陣的LDPC碼的雙向圖的圖例。奇偶校驗公式意味著，對於每個校驗節點，所有相鄰比特節點的累加和(在GF(伽羅瓦域)(2)上)等於零。如附圖所示，比特節點佔據圖表的左邊，並且根據預定關係與一或多個校驗節點相關。例如，對應於校驗節點m1，相對於比特節點存在以下表達式n1+n4+n5+n8＝0。
回到接收器303，LDPC解碼器305被認為是信息通過解碼器，其中解碼器305的目標是尋找比特節點的數值。為完成這個任務，比特節點和校驗節點迭代地彼此通信。這個通信的性質如下所述。
從校驗節點到比特節點，每個校驗節點為一個相鄰比特節點提供有關該比特節點的數值的估測(″評價″)，該估測基於來自其它相鄰比特節點的信息。例如，在前面的例子中，如果n4，n5和n8的累加和對於m1而言″看上去象″0，則m1向n1指示n1的數值相信為0(由於n1+n4+n5+n8＝0)；否則m1向n1指示n1的數值相信為1。另外，對於軟判決解碼，增加可靠性測量。
從比特節點到校驗節點，每個比特節點向相鄰校驗節點傳遞有關其自身數值的估測，該估測基於來自它的其它相鄰校驗節點的反饋。在前面的例子中，n1隻具有兩個相鄰校驗節點m1和m3。如果從m3向n1的反饋表明n1的數值可能為0，則n1會通知m1n1自身數值的估測為0。對於比特節點具有超過兩個的相鄰校驗節點的情況，比特節點在向與其通信的校驗節點報告判決之前，對來自它的其它相鄰校驗節點的反饋執行多數表決(軟判決)。以上處理被重複，直到所有比特節點被認為是正確的(即滿足所有奇偶校驗公式)，或者直到到達迭代的預定最大數量，從而聲明解碼失敗。
圖6的圖例根據本發明的實施例示出了稀疏奇偶校驗矩陣的子矩陣，其中子矩陣包含限制到下三角區的奇偶校驗值。如前所述的，通過限制奇偶校驗矩陣的下三角區的數值，編碼器203(圖2A和2B)可以使用簡單編碼技術。根據本發明的實施例，施加於奇偶校驗矩陣的限制具有以下形式H(n-k)xn＝[A(n-k)xkB(n-k)x(n-k)]，其中B是下三角。
使用HcT＝0將任何信息分組i＝(i0，i1...，ik-1)編碼成碼字c＝(i0，i1，...，ik-1，p0，p1，...，pn-k-1)，並且遞歸地對奇偶校驗比特求解；例如，a00i0+a01i1+...+a0，k-1ik-1+p0＝0＝＞ 求解p0，a10i0+a11i1+...+a1，k-1ik-1+b10p0+p1＝0＝＞ 求解p1並且類似地對p2，p3，...，pn-k-1求解。
圖7的圖表示出了利用非限制奇偶校驗矩陣(H矩陣)的碼和利用具有圖6的限制H矩陣的碼之間的性能對比。該圖表示出了兩種LDPC碼之間的性能比較具有通用奇偶校驗矩陣的LDPC碼，和奇偶校驗矩陣被限制為下三角以簡化編碼的LDPC碼。對於這個模擬，調製方案為8-PSK。性能損失在0.1dB以內。因此，由於下三角H矩陣的限制，性能損失是微小的，而在編碼技術的簡化方面的效果是顯著的。因此，等價於下三角或行和/或列置換後的上三角的任何奇偶校驗矩陣，可以用於相同的目的。
圖8A和8B的圖例分別示出了均可以在圖1的系統中使用的非Gray 8-PSK調製方案和Gray 8-PSK調製方案。可以在圖3的接收器中使用圖8A的非Gray 8-PSK方案，以提供需要極低幀消除率(FER)的系統。通過結合例如博斯-喬赫裡-霍克文黑姆碼(BCH)，漢明碼或裡德-索羅蒙(RS)碼的外碼而使用圖8B所示的Gray 8-PSK方案，也可以滿足這個要求。
在這個可以使用8-PSK調製的方案下，不必在LDPC解碼器305(圖3)和比特度量產生器307之間進行迭代。在沒有外碼的情況下，如下面圖9所示，使用Gray標記的LDPC解碼器305表現出較早的差錯平臺(error floor)。
圖9的圖表示出了利用圖8A和8B的Gray標記和非Gray標記的碼之間的性能對比。差錯平臺源於這樣的事實假定來自LDPC解碼器305的反饋正確，則對於非Gray標記而言，8-PSK比特度量的再生更加精確，因為具有已知2比特的兩個8-PSK符號與非Gray標記進一步分離。這可以等價地視為以更高的信噪比(SNR)工作。因此，即使使用Gray或非Gray標記的相同LDPC碼的差錯漸近線具有相同的斜率(即彼此平行)，具有非Gray標記的LDPC碼的差錯漸近線會在任何SNR上穿過較低的FER。
另一方面，對於不需要極低FER的系統，在LDPC解碼器305和8-PSK比特度量產生器307之間沒有任何迭代的Gray標記可能更加適用，由於在每次LDPC解碼器迭代之前再生8-PSK比特度量會導致額外的複雜度。此外，當使用Gray標記時，在每次LDPC解碼器迭代之前再生8-PSK比特度量只產生非常輕微的性能改進。如上所述，沒有迭代的Gray標記可以被用於需要極低FER的系統，假定實現外碼。
Gray標記和非Gray標記之間的選擇還取決於LDPC碼的特徵。通常，比特或校驗節點度數(degree)越高，則越適用於Gray標記，由於對於更高的節點度數，就非Gray標記而言，從LDPC解碼器305到8-PSK(或類似的更高階調製)比特度量產生器307的初始反饋退化得更加厲害。
當8-PSK(或類似的更高階)調製被用於二進位解碼器時，發現沒有″等噪聲″地接收符號的3個(或更多)比特。例如，對於Gray 8-PSK標記，認為符號的第3個比特給解碼器帶來的噪聲多於其它2比特。因此，LDPC碼設計沒有為8-PSK符號的″含更多噪聲″的第3比特所表示的那些比特節點分配少量的邊(edge)，使得那些比特沒有被雙倍懲罰。
圖10的流程圖根據本發明的實施例示出了使用非Gray映射的LDPC解碼器的操作。在這個方案中，LDPC解碼器和比特度量產生器逐個進行迭代。在這個例子中，使用8-PSK調製；然而相同原理也適用於其它更高級的調製方案。在這種情況下，假定解調器301輸出距離向量d，向比特度量產生器307指示接收的有噪聲符號點和8-PSK符號點之間的距離，因而向量分量如下所示di=-EsNo{(rx-si,x)2+(ry-si,y)2}---i=0,1,...,7.]]>8-PSK比特度量產生器307與LDPC解碼器305通信以交換先驗概率信息和後驗概率信息，其中先驗概率信息和後驗概率信息分別被表示成u和a。也就是說，向量u和a分別表示編碼比特的對數似然比的先驗和後驗概率。
8-PSK比特度量產生器307按如下方式產生每組3個比特的先驗似然比。首先，獲得有關編碼比特的非本徵信息ej＝aj-ujj＝0，1，2。
接著確定8-PSK符號概率pi，i＝0，1，...，7。
*yj＝-f(0，ej) j＝0，1，2其中f(a，b)＝max(a，b)+LUTf(a，b)，LUTf(a，b)＝ln(1+e-|a-b|)*xj＝yj+ejj＝0，1，2*p0＝x0+x1+x2p4＝y0+x1+x2p1＝x0+x1+y2p5＝y0+x1+y2p2＝x0+y1+x2p6＝y0+y1+x2p3＝x0+y1+y2p7＝y0+y1+y2接著，比特度量產生器307按照如下方式確定編碼比特的先驗對數似然比以作為LDPC解碼器305的輸入u0＝f(d0+p0，d1+p1，d2+p2，d3+p3)-f(d4+p4，d5+p5，d6+p6，d7+p7)-e0u1＝f(d0+p0，d1+p1，d4+p4，d5+p5)-f(d2+p2，d3+p3，d6+p6，d7+p7)-e1u2＝f(d0+p0，d2+p2，d4+p4，d6+p6)-f(d1+p1，d3+p3，d5+p5，d7+p7)-e2應當注意，具有超過兩個的變量的函數j(.)可以被遞歸評估；例如f(a，b，c)＝f(f(a，b)，c)。
現在描述使用非Gray映射的LDPC解碼器305的操作。在步驟1001，LDPC解碼器305根據以下公式(和圖12A所示的)在第一次迭代之前初始化編碼比特的對數似然比vvnki=un,]]>n＝0，1，...，N-1，i＝1，2，...，deg(比特節點n)這裡，vn→ki表示從比特節點n到其相鄰校驗節點ki的信息，un表示比特n的解調器輸出，N是碼字長度。
在步驟1003，更新校驗節點k，其中輸入v產生輸出w。如圖12B所示，從其dc個相鄰比特節點到校驗節點k的傳入信息被表示成vn1→k，vn2→k，...，vndc→k。目標是計算從校驗節點k回到dc個相鄰比特節點的傳出信息。這些信息被表示成wk→n1，wk→n2，...，wk→ndc，其中wkni=g(vn1k,vn2k,...,vni-1k,vni+1k,...,vndck)]]>函數g被定義如下
g(a，b)＝sign(a)×sign(b)×{min(|a|，|b|)}+LUTg(a，b)，其中LUTg(a，b)＝ln(1+e-|a+b|)-ln(1+e-|a-b|)。類似於函數f，具有超過兩個的變量的函數g可以遞歸評估。
接著，解碼器305在步驟1205輸出後驗概率信息(圖12C)，使得an=un+jwkjn.]]>在步驟1007，確定是否滿足所有的奇偶校驗公式。如果不滿足這些奇偶校驗公式，則象在步驟1009中那樣，解碼器305重新導出8-PSK比特度量和信道輸入un。接著象在步驟1011中那樣，更新比特節點。
如圖14C所示，從其dv個相鄰校驗節點到比特節點n的傳入信息被表示成wk1→n，wk2→n，...，wkdv→n。計算從比特節點n回到dv個相鄰校驗節點的傳出信息；這種信息被表示成vn→k1，vn→k2，...，vn→kdv，並且計算如下vnki=un+jiwkjn]]>在步驟1013，解碼器305輸出硬判決(在滿足所有奇偶校驗公式的情況下) 如果Hc^T=0,]]>則停止當使用非Gray標記時，以上方案是合適的。然而當實現Gray標記時，執行圖11的處理。
圖11的流程圖根據本發明的實施例示出了圖3的使用Gray映射的LDPC解碼器的操作。當使用Gray標記時，只在LDPC解碼器之前一次性產生比特度量會更加有利，因為在每次LDPC解碼器迭代之後再生比特度量只產生微小的性能改進。象圖10的步驟1001和1003那樣，執行編碼比特v的對數似然比的初始化，並且在步驟1101和1103更新校驗節點。接著象在步驟1105中那樣，更新比特節點n。此後，解碼器輸出後驗概率信息(步驟1107)。在步驟1109，確定是否滿足所有的奇偶校驗公式；如果全部滿足，解碼器輸出硬判決(步驟1111)。否則重複步驟1103-1107。
圖13A的流程圖根據本發明的各個實施例示出了使用正反向方案計算校驗節點和比特節點之間的傳出消息的處理。對於具有dc個相鄰邊的校驗節點，執行dc(dc-1)和許多g(.，.)函數的計算。然而，正反向方案將計算複雜度縮減到3(dc-2)，其中存儲dc-1個變量。
參照圖12B，從dc個相鄰比特節點到校驗節點k的傳入信息被表示成vn1→k，vn2→k，...，vndc→k。期望計算從校驗節點k回到dc個相鄰比特節點的傳出信息；這些傳出信息被表示成wk→n1，wk→n2，...，wk→ndc。
在計算這些傳出信息的正反向方案中，正向變量f1，f2，...，fdc被定義如下f1＝v1→kf2＝g(f1，v2→k)f3＝g(f2，v3→k). . .
. . .
fdc＝g(fdc-1，vdc→k)在步驟1301，計算這些正向變量，並且在步驟1303存儲這些正向變量。
類似地，反向變量b1，b2，...，bdc被定義如下bdc＝vdc→kbdc-1＝g(bdc，vdc-1→k)
b1＝g(b2，v1→k)在步驟1305，計算這些反向變量。此後象在步驟1307中那樣，根據存儲的正向變量和計算的反向變量計算傳出信息。傳出信息被計算如下wk→1＝b2wk→i＝g(fi-1，bi+1)i＝2，3，...，dc-1wk→dc＝fdc-1在這個方案中，只需要存儲正向變量f2，f3，...，fdc。當計算反向變量bi時，同時計算傳出信息wk→i，從而不必存儲反向變量。
如下面討論的，通過並行方案可以進一步增強計算負載。
圖13B的流程圖根據本發明的各個實施例示出了使用並行方案計算校驗節點和比特節點之間的傳出消息的處理。對於具有來自dc個相鄰比特節點的輸入vn1→k，vn2→k，...，vndc→k的校驗節點k，象在步驟1311中那樣計算以下參數k=g(vn1k,vn2k,...,vndck)]]>應當注意，g(.，.)函數也可以被表示成以下形式g(a,b)=ln1+ea+bea+eb]]>[821通過使用g(.，.)函數的回歸性質，得到以下表達式k=ln1+eg(vn1k,...,vni-1k,vni+1k,...,vndck)+vnikeg(vn1k,...,vni-1k,vni+1k,...,vndck)+evnik=ln1+ewkni+vnikewkni+evnik]]>因此，可以按照下面的方式對wk→ni求解wkni=lnevnik+k-1evnik-k-1-k]]>使用表示函數ln|ex-1|的查找表LUTx可以獲得以上公式的ln(.)項(步驟1313)。不同於其它查找表LUTf或LUTg，表LUTx需要的表項的數量最好與量化等級的數量一樣多。一旦獲得γk，可以在步驟1315使用以上公式並行地針對所有ni計算wk→ni。
γk的計算延遲為log2(dc)會更加有利。
圖14A-14C的圖表示出了根據本發明的各個實施例產生的LDPC碼的模擬結果。尤其是，圖14A-14C示出了具有更高階調製和編碼率3/4(QPSK，1.485比特/符號)，2/3(8-PSK，1.980比特/符號)和5/6(8-PSK，2.474比特/符號)的LDPC碼的性能。
存在兩個通用方案以實現校驗節點和比特節點之間的互連(1)完全並行方案和(2)部分並行方案。在完全並行體系結構中，物理實現所有節點及其互連。這個體系結構的優點是速度。
然而在實現所有節點及其連接時，完全並行體系結構會導致更大的複雜度。因此，對於完全並行體系結構，需要使用更小的分組長度以降低複雜度。在這種情況下，對於相同的時鐘頻率，會導致成比例的吞吐率降低，和FER-Es/No性能的某種退化。
實現LDPC碼的第二個方案是只物理實現全部節點的一個子集，並且只使用這些有限數量的″物理″節點來處理碼的所有″功能″節點。儘管可以使LDPC解碼器的操作非常簡單，並且能夠並行執行，然而進一步的設計問題是如何在″隨機″分布的比特節點和校驗節點之間建立通信。根據本發明的一個實施例，解碼器305(圖3)通過以結構化方式訪問存儲器來解決這個問題，從而實現表面上隨機的碼。參照圖15A和15B說明這個方案。
圖15A和15B的圖例根據本發明的實施例分別示出了存儲器的上邊和下邊，所述存儲器被組織成支持結構化訪問，以實現LDPC編碼中的隨機性。通過聚焦於奇偶校驗矩陣的生成，可以實現結構化訪問而無需破壞真正隨機碼的性能。通常，可以通過校驗節點與比特節點的連接規定奇偶校驗矩陣。例如，比特節點可以被分成具有固定尺寸的組，出於圖解的目的，該尺寸為392。另外，假定連接到度數3的第一比特節點的校驗節點被編號為例如a，b和c，則連接到第二比特節點的校驗節點被編號為a+p，b+p和c+p，連接到第三比特節點的校驗節點被編號為a+2p，b+2p和c+2p等等；其中p＝(校驗節點的編號)/392。對於具有392個比特節點的下一個組，連接到第一比特節點的校驗節點不同於a，b，c，使得通過適用選擇p，所有校驗節點具有相同的度數。在自由常數(free constants)上執行隨機搜索，使得所得到的LDPC碼沒有cycle-4和cycle-6。由於本發明的奇偶校驗矩陣的結構特徵，可以存儲邊信息，以允許在解碼期間並行訪問一組相關邊值。
換言之，本發明的方案利於在校驗節點和比特節點處理期間進行存儲器訪問。雙向圖中邊的數值可以被存儲在例如隨機訪問存儲器(RAM)的存儲介質中。應當注意，對於校驗節點和比特節點處理期間的真正隨機LDPC碼，需要以隨機方式逐個訪問邊的數值。然而這種常規訪問方案對於高數據速率應用而言速度過慢。以這樣的方式組織圖15A和15B的RAM，其中可以在一個時鐘周期內獲取較大的相關邊的組；因此，根據預定方案或結構，這些數值在存儲器中被放置在″一起″。可以發現，實際上，即使具有真正隨機碼，對於一組校驗節點(和分別地，比特節點)而言，相關邊可以在RAM中放置在彼此之後，但是與一組比特節點(分別地，校驗節點)相鄰的相關邊會隨機散布在RAM中。因此，本發明所說的″一起″源於奇偶校驗矩陣本身的設計。也就是說，校驗矩陣設計保證一組比特節點和校驗節點的相關邊在RAM中同時放置在一起。
如圖15A和15B所示，每個框包含邊的數值，為多個比特(例如6個)。根據本發明的一個實施例，邊RAM被分成兩個部分上邊RAM1501(圖15A)和下邊RAM 1503(圖15B)。下邊RAM 1503包含例如度數2的比特節點和校驗節點之間的邊。上邊RAM 1503包含例如度數大於2的比特節點和校驗節點之間的邊。因此，對於每個校驗節點，2個相鄰邊被存儲在下邊RAM 1503中，其餘邊被存儲在上邊RAM 1501中。例如，表14指定了各個編碼率下上邊RAM 1501和下邊RAM 1503的尺寸


表14根據表14，具有尺寸576×392的邊RAM足以存儲所有編碼率1/2，2/3，3/4和5/6的邊度量。
如上所述，在這個示例性情況下，一次選擇一組392個比特節點和392個校驗節點進行處理。對於392個校驗節點的處理，從上邊RAM1501訪問q＝dc-2個連續行，並且從下邊RAM 1503訪問2個連續行。dc的數值取決於具體的碼，例如針對上述的碼，對於比率1/2，dc＝7；對於比率2/3，dc＝10；對於比率3/4，dc＝16；對於比率5/6，dc＝22。當然，可以針對其它的碼採用其它的dc數值。在這種情況下，q+2為每個校驗節點的度數。
對於比特節點處理，如果392個比特節點的組具有度數2，其邊位於下邊RAM 1503的2個連續行中。如果比特節點具有度數d＞2，其邊位於上邊RAM 1501的d個行中。這d個行的地址可以被存儲在例如只讀存儲器(ROM)的非易失存儲器中。這些行中的一個內的邊對應於392個比特節點的第一邊，另一個行內的邊對應於392個比特節點的第二邊，等等。此外，對於每個行，屬於392個節點的組中的第一比特節點的邊的列索引也可以被存儲在ROM中。對應於第二，第三比特節點等等的邊以″迴繞″方式跟隨在開始列索引之後。例如，如果行中第j個邊屬於第一比特節點，則第(j+1)個邊屬於第二比特節點，第(j+2)個邊屬於第三比特節點，...，而第(j-1)個邊屬於第392個比特節點。
通過圖15A和15B示出的組織，在LDPC編碼期間大大增強了存儲器訪問的速度。
圖16圖解了一種計算機系統，通過該計算機系統可以實現基於本發明的實施例。計算機系統1600包含總線1601或用於傳送信息的其它通信機構，和連接到總線1601以處理信息的處理器1603。計算機系統1600也包含例如隨機訪問存儲器(RAM)的主存儲器1605或其它動態存儲設備，其連接到總線1601以存儲信息和將由處理器1603執行指令。主存儲器1605也可以被用來在處理器1603執行的指令的執行期間存儲臨時變量或其它中間信息。計算機系統1600還包含只讀存儲器(ROM)1607或其它靜態存儲設備，其連接到總線1601以存儲處理器1603的靜態信息和指令。例如磁碟或光碟的存儲設備1609還被連接到總線1601以存儲信息和指令。
計算機系統1600可以通過總線1601連接到顯示器1611，例如陰極射線管(CRT)，液晶顯示器，有效矩陣顯示器或等離子體顯示器以向計算機用戶顯示信息。輸入設備1613，例如包含字符和其它按鍵的鍵盤被連接到總線1601，以向處理器1603傳送信息和命令選擇。另一種用戶輸入設備是光標控制器1615，例如滑鼠，軌跡球或光標方向鍵，用於向處理器1603傳送方向信息和命令選擇，並且用於控制光標在顯示器1611上的移動。
根據本發明的一個實施例，計算機系統1600響應處理器1603執行主存儲器1605中包含的指令序列而提供LDPC碼的生成。可以從例如存儲設備1609的另一個計算機可讀介質將這種指令讀取到主存儲器1605中。主存儲器1605中包含的指令序列的執行導致處理器1603執行這裡描述的處理步驟。多處理結構中的一或多個處理器也可以被用來執行主存儲器1605中包含的指令。在可選實施例中，可以使用硬連線電路取代軟體指令或與之結合，以實現本發明的實施例。於是，本發明的實施例不局限於硬體電路和軟體的任何特定組合。
計算機系統1600還包含連接到總線1601的通信接口1617。通信接口1617提供連接到網絡鏈路1619的雙向數據通信，所述網絡鏈路1619連接到區域網1621。例如，通信接口1617可以是數字用戶線路(DSL)卡或數據機，綜合業務數字網絡(ISDN)卡，電纜數據機或電話數據機，用於提供針對相應類型的電話線的數據通信連接。作為另一個例子，通信接口1617可以是區域網(LAN)卡(例如EthemetTM或異步傳送模式(ATM)網絡的區域網(LAN)卡)，用於提供針對兼容LAN的數據通信連接。也可以實現無線鏈路。在任何這種實現中，通信接口1617發送和接收電氣，電磁或光學信號，這些信號傳遞表示各種信息的數字數據流。此外，通信接口1617可以包含外設接口設備，例如通用串行總線(USB)接口，PCMCIA(個人計算機存儲器卡國際協會)接口等等。
網絡鏈路1619通常通過一或多個網絡提供到其它數據設備的數據通信。例如，網絡鏈路1619可以提供通過區域網1621到主計算機1623的連接，主計算機1623具有到網絡1625(例如廣域網(WAN)或全球分組數據通信網絡，現在通常被稱作″網際網路″)或到服務提供商操作的數據設備的連接。區域網1621和網絡1625使用電氣，電磁或光學信號傳送信息和指令。通過各個網絡傳送的信號，和通過通信接口1617在網絡鏈路1619上傳送的信號是傳遞信息和指令的載波的示例性形式，其中通信接口1617與計算機系統1600之間傳送數字數據。
計算機系統1600可以通過網絡，網絡鏈路1619和通信接口1617發送信息和接收包含程序代碼的數據。在網際網路例子中，伺服器(未示出)可以通過網絡1625，區域網1621和通信接口1617發送所請求的代碼，所述的代碼屬於用來實現本發明的實施例的應用程式。處理器1603可以執行發送的代碼(同時被接收)，並且/或者在存儲設備169或其它非易失存儲器中存儲此代碼，以便以後執行。通過這種方式，計算機系統1600可以獲得載波形式的應用代碼。
這裡使用的術語″計算機可讀介質″是指參與向處理器1603提供指令以便執行的任何介質。這種介質可以採用許多形式，包含但不局限於非易失介質，易失介質和傳輸介質。非易失介質包含例如光碟或磁碟，例如存儲設備1609。易失介質包含動態存儲器，例如主存儲器1605。傳輸介質包含同軸電纜，銅線和光纖，包含有包括總線1601的導線。傳輸介質也可以具有聲波，光波或電磁波，例如在射頻(RF)和紅外(IR)數據通信期間產生的波的形式。計算機可讀介質的常見形式包含例如軟盤，柔性盤(flexible disk)，硬碟，磁帶，任何其他磁介質，CD-ROM，CDRW，DVD，任何其他光學介質，打孔卡，紙帶，光學標記卡片，任何其他具有孔圖案或其它光學可識別標記的物理介質，RAM，PROM和EPROM，快擦寫EPROM，任何其他存儲器晶片或盒，載波，或任何其他計算機可以讀取的介質。
各種形式的計算機可讀介質可以用來向處理器提供指令以便執行。例如，最初可以在遠程計算機的磁碟上攜帶用於執行至少部分本發明的指令。在這種情況下，遠程計算機將指令加載到主存儲器中，使用數據機並通過電話線發送指令。本地計算機系統的數據機接收電話線上的數據，使用紅外發送器將數據轉換成紅外信號，並且將紅外信號發送到便攜計算設備，例如個人數字助理(PDA)和膝上型電腦。便攜計算設備上的紅外探測器接收紅外信號傳遞的信息和指令，並且將數據放在總線上。總線將數據傳送到主存儲器，而處理器從主存儲器檢索和執行指令。可選地，在被處理器執行之前或之後，主存儲器接收的指令可以被存儲在存儲設備上。
因此，本發明的各個實施例提供了用於對結構化低密度奇偶校驗(LDPC)碼進行編碼的方案。通過將奇偶校驗矩陣的部分限制為下三角，並且/或者滿足其它要求以簡化解碼器的比特節點和校驗節點之間的通信，提供LDPC碼的結構。訪問存儲表示結構化奇偶校驗矩陣的信息的存儲器。信息被組織成表格形式，其中每個行表示數值1在奇偶校驗矩陣的列組的第一列內的存在。各個行對應於奇偶校驗矩陣的各個列組，其中根據預定操作(例如循環移位，相加等等)導出每個組內的後續列。LDPC編碼信號基於所存儲的表示奇偶校驗矩陣的信息。根據本發明的一個實施例，利用博斯-喬赫裡-霍克文黑姆碼(BCH)編碼器，發送器使用BCH碼對輸入信號進行編碼，其中對應於輸入信號的輸出LDPC編碼信號表示具有外BCH碼和內LDPC碼的碼。此外，提供循環冗餘校驗(CRC)編碼器以便根據CRC碼對輸入信號進行編碼。以上方案有利的是，以上方案降低了複雜度，但沒有犧牲性能。
雖然已經結合若干實施例和實現描述了本發明，然而本發明不限於，但是覆蓋了在所附權利要求書的範圍內的各種明顯的修改和等價方案。
權利要求
1.一種編碼方法，包括訪問存儲有表示低密度奇偶校驗(LDPC)碼的結構化奇偶校驗矩陣的信息的存儲器(1605，1607)，所述信息被組織成表格形式，其中每個行表示數值1在奇偶校驗矩陣的列組的第一列中的存在，各個行對應於奇偶校驗矩陣的各個列組，其中根據預定操作導出每個組內的後續列；和根據所存儲的表示奇偶校驗矩陣的信息輸出LDPC編碼信號。
2.如權利要求1所述的方法，其中所述預定操作指定以下步驟中的一個在每個組的第一列上執行循環移位；和將常數加到每個組的第一列上，所述常數取決於LDPC碼的編碼率。
3.如權利要求1所述的方法，其中順序確定奇偶校驗比特，所述方法還包括如果奇偶校驗矩陣的第i個行中的第j個項為1，通過相加第(i-1)個奇偶校驗比特和第j個信息比特，確定第i個奇偶校驗比特。
4.如權利要求1所述的方法，還包括將奇偶校驗比特累加器初始化為零；如果奇偶校驗矩陣的第(jM)個列中的第i個項為1，則在第i個奇偶校驗比特累加器中累加具有M個信息比特的第j個組中的第一信息比特，其中j＝0，1，2，3，...，kldpc/M-1；根據{x+m mod M×q}mod(nldpc-kldpc)在奇偶校驗比特累加器中累加第j個組的其餘(M-1)個信息比特m＝jM+1，jM+2，jM+3，...，(j+1)M-1，其中x表示對應於組中第一比特jM的奇偶校驗比特累加器的地址，q是編碼率相關常數；和在處理完所有信息比特之後，根據pi＝pi_Pi-1，i＝1，2，...，nldpc-kldpc-1從i＝1開始執行操作，其中pi，i＝0，1，..，nldpc-kldpc-1的最終內容等於奇偶校驗比特pi。
5.如權利要求4所述的方法，其中M＝360。
6.如權利要求4所述的方法，其中對於編碼率2/3，5/6，1/2，3/4，4/5，3/5，8/9和9/10，碼相關常數q是分別是60，30，90，45，36，72，20和18。
7.如權利要求1所述的方法，還包括根據信號群集調製LDPC編碼信號，所述信號群集包含8-PSK(相移鍵控)，16-QAM(正交振幅調製)，QPSK(正交相移鍵控)，16-APSK(幅度相移鍵控)和32-APSK中的一個。
8.如權利要求1所述的方法，還包括根據博斯-喬赫裡-霍克文黑姆(BCH)碼對輸入信號進行編碼，其中對應於輸入信號的輸出LDPC編碼信號表示具有外BCH碼和內LDPC碼的碼。
9.如權利要求8所述的方法，其中冗餘BCH比特的數量為nBCH-kBCH＝16*t，其中t表示BCH碼的糾錯能力。
10.如權利要求8所述的方法，其中當結合比率1/2，3/4，4/5和3/5的LDPC碼使用時，BCH碼的糾錯能力為12比特，當結合比率2/3和5/6的LDPC碼使用時，能力糾錯為10比特，當結合比率8/9和9/10的LDPC碼使用時，糾錯能力為8比特。
11.如權利要求1所述的方法，其中根據表1-8中的一個，在第j個行上指定奇偶校驗矩陣的列索引j*360(j=0,1,2,3,...,kldpc360-1)]]>中1的行索引
表1
表2
表3
表4
表5
表6
表7
表8
12.如權利要求11所述的方法，其中通過{x+m mod 360 × q}mod(nldpc-kldpc)指定奇偶校驗矩陣的其它列索引m(m mod 360≠0並且m＜kldpc)中1的行索引，其中對於比率2/3 LDPC碼，q＝60；對於比率5/6LDPC碼，q＝30；對於比率1/2 LDPC碼，q＝90；對於比率3/4 LDPC碼，q＝45；對於比率4/5 LDPC碼，q＝36；對於比率3/5 LDPC碼，q＝72；對於比率8/9 LDPC碼，q＝20；對於比率9/10 LDPC碼，q＝18，其中x表示表1-7的第j個行上的項，j＝int{m/360}，int{.}表示整數函數，通過j和j+1指定奇偶校驗矩陣的列索引m＝kIdpc+j(j＝0，1，2，...，nldpc-kldpc-2)中1的行索引，通過nldpc-kldpc-1指定奇偶校驗矩陣的列索引nldpc-1中1的行索引。
13.一種攜帶用於編碼的指令的計算機可讀介質，所述指令被配置成當執行時使得一或多個處理器執行如權利要求1所述的方法。
14.一種用於產生低密度奇偶校驗(LDPC)碼的編碼器，包括存儲有表示LDPC碼的結構化奇偶校驗矩陣的信息的存儲器(1605，1607)，所述信息被組織成表格形式，其中每個行表示數值1在奇偶校驗矩陣的列組的第一列中的存在，各個行對應於奇偶校驗矩陣的各個列組，其中根據預定操作導出每個組內的後續列；和用於取出所存儲的用於表示奇偶校驗矩陣的信息，以輸出LDPC編碼信號的裝置。
15.如權利要求14所述的編碼器，其中所述預定操作指定以下操作中的一個在每個組的第一列上的循環移位，和將常數加到每個組的第一列上，所述常數取決於LDPC碼的編碼率。
16.如權利要求14所述的編碼器，其中如果奇偶校驗矩陣的第i個行中的第j個項為1，通過相加第(i-1)個奇偶校驗比特和第j個信息比特，確定第i個奇偶校驗比特。
17.如權利要求14所述的編碼器，其中將奇偶校驗比特累加器初始化為零，如果奇偶校驗矩陣的第(jM)個列中的第i個項為1，則在第i個奇偶校驗比特累加器中累加具有M個信息比特的第j個組中的第一信息比特，其中j＝0，1，2，3，...，kldpc/M-1，根據{x+m mod M×q}mod(nldpc-kldpc)在奇偶校驗比特累加器中累加第j個組的其餘(M-1)個信息比特m＝jM+1，jM+2，jM+3，...，(j+1)M-1，其中x表示對應於組中第一比特jM的奇偶校驗比特累加器的地址，q是編碼率相關常數，在處理完所有信息比特之後，根據pi＝pi_pi-1，i＝1，2，...，nldpc-kldpc-1從i＝1開始執行操作，其中pi，i＝0，1，...，nldpc-kldpc-1的最終內容等於奇偶校驗比特pi。
18.如權利要求17所述的編碼器，其中M＝360。
19.如權利要求14所述的編碼器，其中對於編碼率2/3，5/6，1/2，3/4，4/5，3/5，8/9和9/10，碼相關常數q是分別是60，30，90，45，36，72，20和18。
20.如權利要求11所述的編碼器，其中根據信號群集調製LDPC編碼信號，所述信號群集包含8-PSK(相移鍵控)，16-QAM(正交振幅調製)，QPSK(正交相移鍵控)，16-APSK(幅度相移鍵控)和32-APSK中的一個。
21.如權利要求14所述的編碼器，還包括博斯-喬赫裡-霍克文黑姆(BCH)編碼器，其被構造成使用BCH碼對輸入信號進行編碼，其中對應於輸入信號的輸出LDPC編碼信號表示具有外BCH碼和內LDPC碼的碼。
22.如權利要求21所述的編碼器，其中冗餘BCH比特的數量為nBCH-kBCH＝16*t，其中t表示BCH碼的糾錯能力。
23.如權利要求21所述的編碼器，其中當結合比率1/2，3/4，4/5和3/5的LDPC碼使用時，BCH碼的糾錯能力為12比特，當結合比率2/3和5/6的LDPC碼使用時，能力糾錯為10比特，當結合比率8/9和9/10的LDPC碼使用時，糾錯能力為8比特。
24.一種使用低密度奇偶校驗(LDPC)編碼的發送器，包括存儲有表示LDPC碼的結構化奇偶校驗矩陣的信息的存儲器(1605，1607)，所述信息被組織成表格形式，其中每個行表示數值1在奇偶校驗矩陣的列組的第一列中的存在，各個行對應於奇偶校驗矩陣的各個列組，其中根據預定操作導出每個組內的後續列；和LDPC編碼器(203)，被構造成從存儲器(1605，1607)中訪問所存儲的信息，以輸出LDPC編碼信號。
25.如權利要求24所述的發送器，其中所述預定操作指定以下操作中的一個在每個組的第一列上的循環移位，和將常數加到每個組的第一列上，所述常數取決於LDPC碼的編碼率。
26.如權利要求24所述的發送器，其中如果奇偶校驗矩陣的第i個行中的第j個項為1，通過相加第(i-1)個奇偶校驗比特和第j個信息比特，確定第i個奇偶校驗比特。
27.如權利要求24所述的發送器，其中將奇偶校驗比特累加器初始化為零，如果奇偶校驗矩陣的第(jM)個列中的第i個項為1，則在第i個奇偶校驗比特累加器中累加具有M個信息比特的第j個組中的第一信息比特，其中j＝0，1，2，3，...，kldpc/M-1，根據{x+m mod M×q}mod(nldpc-kldpc)在奇偶校驗比特累加器中累加第j個組的其餘(M-1)個信息比特m＝jM+1，jM+2，jM+3，...，(j+1)M-1，其中x表示對應於組中第一比特jM的奇偶校驗比特累加器的地址，q是編碼率相關常數，在處理完所有信息比特之後，根據pi＝pi_pi-1，i＝1，2，...，nldpc-kldpc-1從i＝1開始執行操作，其中pi，i＝0，1，..，nldpc-Kldpc-1的最終內容等於奇偶校驗比特pi。
28.如權利要求27所述的發送器，其中M＝360。
29.如權利要求24所述的發送器，其中對於編碼率2/3，5/6，1/2，3/4，4/5，3/5，8/9和9/10，碼相關常數q是分別是60，30，90，45，36，72，20和18。
30.如權利要求24所述的發送器，其中根據信號群集調製LDPC編碼信號，所述信號群集包含8-PSK(相移鍵控)，16-QAM(正交振幅調製)，QPSK(正交相移鍵控)，16-APSK(幅度相移鍵控)和32-APSK中的一個。
31.如權利要求24所述的發送器，還包括博斯-喬赫裡-霍克文黑姆(BCH)發送器，其被構造成使用BCH碼對輸入信號進行編碼，其中對應於輸入信號的輸出LDPC編碼信號表示具有外BCH碼和內LDPC碼的碼。
32.如權利要求31所述的發送器，其中冗餘BCH比特的數量為nBCH-kBCH＝16*t，其中t表示BCH碼的糾錯能力。
33.如權利要求31所述的發送器，其中當結合比率1/2，3/4，4/5和3/5的LDPC碼使用時，BCH碼的糾錯能力為12比特，當結合比率2/3和5/6的LDPC碼使用時，能力糾錯為10比特，當結合比率8/9和9/10的LDPC碼使用時，糾錯能力為8比特。
全文摘要
為對結構化低密度奇偶校驗(LDPC)碼進行編碼的方法提供了方案。在編碼處理期間訪問存儲表示低密度奇偶校驗(LDPC)碼的結構化奇偶校驗矩陣的信息的存儲器(1605，1607)。信息被組織成表格形成，其中每個行表示數值1在奇偶校驗矩陣的列組的第一列內的存在。各個行對應於奇偶校驗矩陣的各個列組，其中根據預定操作導出每個分組內的後續列。根據所存儲的表示奇偶校驗矩陣的信息輸出LDPC編碼信號。
文檔編號H04L27/18GK1547806SQ03800849
公開日2004年11月17日 申請日期2003年7月3日 優先權日2002年7月3日
發明者姆斯塔法·伊羅茲, 孫豐文, 李林楠, 姆斯塔法 伊羅茲 申請人:休斯電子公司