具有電流保護的負電荷泵的製作方法

2023-04-27 16:17:46 3

專利名稱：具有電流保護的負電荷泵的製作方法
具有電流保護的負電荷泵技術領域
本發明總體上涉及負電荷泵電路，並且更具體地，涉及用於與這種負電荷泵電路 一起使用的電流保護機制。
背景技術：
參考圖1，其示出了現有技術的負電荷泵電路的電路示意圖。振蕩器10生成振蕩 參考時鐘信號，其被施加至非重疊信號發生器12，該非重疊信號發生器12輸出第一時鐘信 號14和互補第二時鐘信號16。第一時鐘信號14和第二時鐘信號16由電平移位器18接 收，該電平移位器18輸出分別施加於四個MOS功率電晶體30、32、34和36的柵極的四個控 制信號(C1-C4) 20,22,24 ^P 26。
第一 MOS功率電晶體30是PMOS類型，其源極端子耦合至參考電壓(Vdd)。第一 MOS電晶體30的柵極接收第一控制信號(Cl) 20。第二 MOS功率電晶體32是NMOS類型，其 源極端子耦合至接地參考電壓。第二 MOS電晶體32的柵極接收第二控制信號(C2)22。第 一 MOS電晶體30和第二 MOS電晶體32的漏極耦合在一起，並且耦合至第一電容器40 (也 稱為飛電容器(fly capacitor))的第一端子。
第三MOS功率電晶體34是NMOS類型，其源極端子耦合至接地參考電壓。第三MOS 電晶體34的柵極接收第三控制信號(C304。第四MOS功率電晶體36是NMOS類型，其源極 端子耦合至負電壓(Vneg)輸出42。第四MOS電晶體36的柵極接收第四控制信號(C4)26。 第三MOS電晶體34和第四MOS電晶體36的漏極耦合在一起，並且耦合至第一(飛)電容 器40的第二端子。
輸出(或負載)電容器46耦合在負電壓(Vneg)輸出42和接地參考電壓之間。
現在參考圖2，其給出了示出用於操作圖1的電荷泵電路的控制信號的時序圖。在 第一操作階段70期間，第一 控制信號20和第三(O)控制信號M導通第一功率晶體 管30和第三功率電晶體34。這樣會對飛電容器40充電至參考電壓Vdd。在此第一操作階 段，第一(Cl)控制信號20處於低電平，而第三(O)控制信號M處於高電平。第二(C2) 控制信號22和第四(C4)控制信號沈都處於低電平(由此，截止第二電晶體32和第四晶 體管36)。
在第二操作階段72期間，第二(以)控制信號22和第四(C4)控制信號沈導通第 二功率電晶體32和第四功率電晶體36。這樣會對負載電容器46進行充電(其中飛電容器 40的正極側連接至負載電容器46的接地參考側)，從而在輸出42處產生負電壓Vneg。在 此第二操作階段，第二(C2)控制信號22處於高電平，第四(C4)控制信號沈處於高電平。 第一(Cl)控制信號20和第三(O)控制信號M分別處於高電平和低電平(由此截止第一 電晶體30和第三電晶體34)。
將認識到，控制信號Cl、C2和C4具有相同的相位關係，並由此可以由第一時鐘信 號14生成，而控制信號C3具有相反的相位關係，並由此可以由互補第二時鐘信號16生成。 電平移位器18施加任何需要的電平移位(未在圖2中明顯示出)，使得柵極電壓被設置為在電路操作期間能夠完全導通和完全截止功率電晶體30、32、34和36。
連續地重複第一階段和第二階段，以便將輸出42電壓Vneg提升至期望的負參考 電壓(_Vdd)。在輸出42到達其期望的最終電壓狀態之前(S卩，在Vneg到達-Vdd之前)， 第一電晶體30和第二電晶體32在提升期間其任一被導通時都會經歷大電流。例如，當在 第一操作階段期間(Cl處於低電平)對飛電容器40進行充電時，第一電晶體30中可能存 在大電流，而當在第二操作階段期間(C3處於高電平)對負載電容器46充電時，第二晶體 管32中可能存在大電流。這就需要為第一電晶體30和第二電晶體32提供電流保護。發明內容
在一個實現中，一種電路，包括電荷泵電路，其包括第一功率電晶體，該第一功率 電晶體可由第一控制信號選擇性激活以將相對較大量電流遞送至電容器，所述電荷泵電路 進一步包括與所述第一功率電晶體並聯連接的第二非功率電晶體，該第二非功率電晶體可 由第二控制信號選擇性激活以將相對較少量電流遞送至所述電容器，所述電荷泵電路包括 提升的電壓輸出。電壓感測電路被耦合以感測所述提升的電壓輸出並生成感測的電壓輸 出。比較電路將所述感測的電壓輸出與閾值電壓進行比較。邏輯電路接收所述比較電路的 輸出，如果比較未被滿足，則所述邏輯電路啟用所述第一功率電晶體而禁用所述第二非功 率電晶體，如果所述比較被滿足，則所述邏輯電路進一步禁用所述第一功率電晶體而啟用 所述第二非功率電晶體。
在另一實現中，一種方法，包括將輸出提升至提升的電壓電平，其中提升包括 通過將相對較大量電流遞送到電容器的第一功率電晶體或者將相對較少量電流遞送至所 述電容器的第二非功率電晶體，選擇性地將電流遞送至所述電容器；感測所述提升的電壓 電平，並生成感測的電壓輸出；將所述感測的電壓輸出與閾值電壓進行比較；如果所述比 較未被滿足，則啟用所述第一功率電晶體而禁用所述第二非功率電晶體；以及如果所述比 較被滿足，則禁用所述第一功率電晶體而啟用所述第二非功率電晶體。
在另一實現中，一種電路，包括電荷泵電路，其包括第一功率電晶體，其可由第 一控制信號選擇性激活以將相對較大量電流遞送至第一電容器；第二功率電晶體，其可由 第二控制信號選擇性激活以將相對較大量電流從所述第一電容器遞送至第二電容器；第三 非功率電晶體，其與所述第一功率電晶體並聯連接，並且可由第三控制信號選擇性激活以 將相對較少量的電流遞送至所述第一電容器；第四非功率電晶體，其與所述第二功率晶體 管並聯連接，並且可由第四控制信號選擇性激活以將相對較少量的電流從所述第一電容器 遞送至所述第二電容器；以及提升的電壓輸出，其耦合至所述第二電容器。電壓感測電路感 測所述提升的電壓輸出並生成感測的電壓輸出。比較電路將所述感測的電壓輸出與閾值電 壓進行比較。邏輯電路配置所述電荷泵響應於所述比較電路的輸出而在第一操作模式和第 二操作模式中操作。當所述比較未被滿足時，所述第一操作模式啟用所述第一和第二功率 電晶體而禁用所述第三和第四非功率電晶體。如果所述比較被滿足，則所述第二操作模式 禁用所述第一和第二功率電晶體而啟用所述第三和第四非功率電晶體。


通過結合附圖參考下述具體實施方式
，可以獲得本發明方法和設備的更全面理解，其中
圖1是現有技術負電荷泵電路的電路圖2是示出了用於圖1的電荷泵電路的控制信號的時序圖3是用於具有電流保護的負電荷泵電路的電路示意圖4是示出了在正常操作模式期間，用於圖3的電荷泵電路的控制信號的時序 圖5是示出了在電流受限操作模式期間，用於圖3的電荷泵電路的控制信號的時 序圖6和圖7是示出了電路在正常模式和電流受限模式之間切換的操作的時序圖8是用於在圖5中使用的電壓感測電路的一種實現的電路圖9是用在圖5中使用以支持圖6中所示操作的邏輯電路的一個實現的電路圖； 以及
圖10是用在圖5中使用以支持圖7中所示操作的邏輯電路的另一實現的電路圖。
具體實施方式
現在參考圖3，其示出了用於具有電流保護的負電荷泵電路100的電路圖。電路 100以類似於圖1中所示電路的方式進行配置。類似的附圖標記表示相同或類似組件部分。 未提供對這些組件的重複討論。參考結合圖1的前述討論。
在圖3中，第一 MOS(功率)電晶體30在其柵極處接收第一控制信號Cl』。第二 MOS (功率)電晶體32在其柵極處接收第二控制信號C2』。在正常操作模式中，第一控制信 號Cl'是之前描述的第一控制信號Cl，第二控制信號C2』是之前描述的第二控制信號C2。 然而，在電流受限操作模式中，第一控制信號Cl』和第二控制信號C2』被設置成截止或者禁 用第一電晶體30和第二電晶體32的操作的電平(分別為高電平和低電平)。以下提供操 作模式的進一步描述。
電路100進一步包括PMOS類型的第五(小型非功率)MOS電晶體130，其源極端子 耦合到參考電壓(Vdd)，其漏極端子耦合到第一電容器40(也稱為飛電容器)的第一端子。 由此，第五MOS電晶體130與第一 MOS電晶體30並聯連接。第五MOS電晶體130的柵極接 收第五控制信號(ra)120。在正常操作模式中，第五控制信號C5被設置成截止或者禁用第 五電晶體130的操作的(高)電平。然而，在電流受限操作模式中，第五控制信號C5是從 第一控制信號Cl推導出的(並且更具體地是，等於第一控制信號Cl)，並且由此第五MOS晶 體管130替代禁用的第一 MOS電晶體30而參與到了提升操作中。
電路100還包括NMOS類型的第六(小型非功率)MOS電晶體132，其源極端子耦合 到接地參考電壓，其漏極端子耦合到第一電容器40(也稱為飛電容器)的第一端子。由此， 第六MOS電晶體132與第二 MOS電晶體32並聯連接。第六MOS電晶體132的柵極接收第 六控制信號(C6)122。在正常操作模式中，第六控制信號C6被設置成截止或者禁用第六晶 體管132的操作的(低)電平。然而，在電流受限操作模式中，第六控制信號C6是從第二 控制信號C2推導出的(並且更具體地是，等於第二控制信號C2)，並且由此第六MOS電晶體 132替代禁用的第二 MOS電晶體32而參與到了提升操作中。
電路100進一步包括輸出電壓感測電路150。感測電路150跨過負載電容器46耦合在Vneg輸出42和接地參考電壓之間。電路150生成輸出Vsense，該輸出Vsense跟蹤負 向提升的輸出42電壓Vneg。由此，隨著輸出42電壓Vneg向正向移動，輸出Vsense也向正 向移動。相反，隨著輸出42電壓Vneg向負向移動，輸出Vsense也向負向移動。
來自於電壓感測電路150的輸出Vsense被施加至比較器160的第一(例如，正向) 輸入。比較器160的第二(例如，負向)輸入接收參考電壓Vthreshold。當輸出Vsense超 過參考電壓Vthreshold時，比較器160的輸出162改變狀態。此狀態改變指示輸出42電 壓(即，負向提升的輸出電壓Vneg)異常(例如，太過正向)。
邏輯電路170對比較器160的輸出162進行響應。在正常操作模式中，例如，當比 較器160的輸出指示輸出42電壓(即，負向提升的輸出電壓Vneg)正常時，邏輯電路170 啟用第一 MOS (功率)電晶體30和第二 MOS (功率)電晶體32的操作而禁用第五MOS (小 型)電晶體130和第六MOS (小型)電晶體132的操作。第一(Cl)控制信號20和第二(C2) 控制信號22通過邏輯電路170進行門控，以作為施加至第一 MOS (功率)電晶體30和第二 MOS(功率)電晶體32的第一控制信號Cl，和第二控制信號C2，。第一 MOS(功率)電晶體 30和第二 MOS (功率)電晶體32相應地結合用於生成負向提升的輸出電壓Vneg的第一和 第二操作階段來操作。邏輯電路170進一步控制第五(⑶)控制信號120和第六(C6)控制 信號122，以提供柵極電壓(分別為高電平和低電平)，以便截止第五MOS(小型)電晶體 130和第六MOS (小型)電晶體132。
然而，在電流受限操作模式中，例如，當比較器160的輸出指示輸出42電壓(即， 負向提升的輸出電壓Vneg)異常時，邏輯電路170啟用第五MOS (小型)電晶體130和第六 M0SQj、S)電晶體132的操作，而禁用第一 MOS (功率)電晶體30和第二 MOS (功率)晶體 管32的操作。第一(Cl)控制信號20和第二(以)控制信號22通過邏輯電路170進行門 控，以作為施加至第五MOS (小型)電晶體130和第六MOS (小型)電晶體132的第五(C5) 控制信號120和第六(C6)控制信號122。第五MOS (小型)電晶體130和第六MOS (小型) 電晶體132相應地結合用於生成負向提升的輸出電壓Vneg的第一和第二操作階段來操作。 邏輯電路170進一步控制第一(Cl』 )控制信號和第二(C2』 )控制信號，以提供柵極電壓 (分別為高電平和低電平)，以便截止第一 MOS(功率)電晶體30和第二 MOS(功率)晶體 管32。
邏輯電路170可以進一步生成供其它包括的電路(未示出)使用的警告輸出信號 180。當該邏輯電路已將電荷泵配置於電流受限操作模式中時，此警告輸出信號180例如可 以具有邏輯高狀態。
現在參考圖4，其給出示出了在正常操作模式期間，用於圖3的電荷泵電路的控制 信號的時序圖。在第一操作階段70期間，第一(Cl』 )控制信號20』和第三(O)控制信號 M導通第一和第三功率電晶體30和34。這樣會對飛電容器40充電至參考電壓Vdd。在此 第一操作階段，第一(Cl』 )控制信號20』處於低電平，而第三(C3)控制信號對處於高電 平。第二(C2』 )控制信號22』和第四(C4)控制信號沈都處於低電平(由此，截止第二晶 體管32和第四電晶體36)。第五(⑶)控制信號和第六(C6)控制信號分別設置於高電平和 低電平，以便禁用第五電晶體130和第六電晶體132。
在第二操作階段72期間，第二(C2』)控制信號22』和第四(C4)控制信號沈導通 第二功率電晶體32和第四功率電晶體36。這樣會對負載電容器46充電(其中飛電容器40的正極側連接至負載電容器46的接地參考側)，由此在輸出42處產生負電壓Vneg。在 此第二操作階段，第二(C2』)控制信號22』處於高電平，並且第四(C4)控制信號沈處於高 電平。第一(Cl』 )控制信號20』和第三(O)控制信號M分別處於高電平和低電平(由 此，截止第一電晶體30和第三電晶體34)。第五(⑶)控制信號和第六06)控制信號分別 被設置在高電平和低電平，以便禁用第五電晶體130和第六電晶體132。
連續地重複第一和第二階段，以便將輸出42提升到負電壓Vneg = -Vdd。然而， 負載條件可能改變，輸出42電壓Vneg可能升高(變得更加正向)。這由電壓感測電路150 和比較器160進行感測。當感測到的電壓Vsense超過了參考電壓Vthreshold，則比較器 160跳變(trip)。邏輯電路170通過從正常操作模式切換至電流受限操作模式來對此作出 響應。
現在參考圖5，其給出示出了在電流受限操作模式期間，用於圖3的電荷泵電路的 控制信號的時序圖。在第一操作階段70期間，第五(⑶)控制信號120和第三(O)控制信 號M導通第五MOS(小型)電晶體130和第三功率電晶體34。這樣由於第五MOS電晶體 130的小尺寸，會以較小電流對飛電容器40充電至參考電壓Vdd。在此第一操作階段中，第 五(⑶)控制信號120處於低電平，而第三(O)控制信號M處於高電平。第六(C6)控制 信號122和第四(C4)控制信號沈都處於低電平(由此，截止第六MOS (小型)電晶體132 和第四電晶體36)。第一(Cl』)控制信號和第二(C2』)控制信號分別設置於高電平和低電 平，以便禁用第一電晶體30和第二電晶體32。
在第二操作階段72期間，第六(C6)控制信號122和第四(C4)控制信號沈導通 第六MOS (小型)電晶體132和第四功率電晶體36。這樣會對負載電容器46進行充電(其 中飛電容器40的正極側連接至負載電容器46的接地參考側)，由此在輸出42處產生負電 壓Vneg。在此第二操作階段，第六(C6)控制信號122處於高電平，第四(C4)控制信號沈 也處於高電平。第五(C5)控制信號120和第三(C3)控制信號M分別處於高電平和低電 平(由此截止第五電晶體130和第三電晶體34)。第一(Cl』)控制信號和第二(C2』)控制 信號分別設置於高電平和低電平，以便禁用第一電晶體30和第二電晶體32。
連續地重複第一和第二階段，以便朝著負電壓Vneg = -Vdd的方向往回提升輸出 42。邏輯電路170包括定時器172，其由比較器160的跳變以及從正常操作模式到電流受限 操作模式的移動來激活。邏輯電路170保持在電流受限操作模式，直到定時器172測量的 時間段174(圖6)超時為止。在該點，邏輯電路170從電流受限操作模式切換回正常操作 模式。
此操作由圖6的時序圖示出。電路最初處於正常模式，並且由此電晶體30、32、34 和36在控制信號Cl』、C2』、C3和C4的控制下參與到了提升操作中。設置控制信號C5和 C6以便截止(禁用)電晶體130和132。比較器160的輸出162隨後改變狀態，因為已經 感測到Vneg具有異常電壓電平(變得過於正向；Vsense > Vthreshold)。響應於此，啟動 定時器172，並且邏輯電路170轉變到電流受限操作模式。在電流受限模式中，電晶體130、 132,34和36在控制信號C5、C6、C3和C4的控制下參與到提升操作中。設置控制信號Cl， 和C2』以便截止(禁用)電晶體30和32。當不再滿足比較Vsense > Vthreshold時，提升 操作還原到負電壓輸出電平Vneg，並且比較器160的輸出162改變狀態。當時間段174期 滿時，邏輯電路170轉變回正常操作模式，其中電晶體30、32、34和36在控制信號Cl』、C2』、C3和C4的控制下參與到提升操作(並且設置控制信號C5和C6以便截止(禁用)電晶體 130 和 132)。
在備選實施方式中，邏輯電路170響應於比較器160輸出(而不是定時器的計 數)，在電流受限操作模式和正常操作模式之間切換。輸出42電壓的更加負向移動由電壓 感測電路150和比較器160來感測。當感測到的電壓Vsense低於參考電壓Vthreshold時， 比較器160往回跳變。邏輯電路170通過從電流受限操作模式切換回正常操作模式而對此 作出響應。應當理解，引起比較器輸出跳變的Vthreshold轉變並不必須相同。換言之，比 較器160可以利用一定的遲滯量來操作。
此操作由圖7的時序圖示出。該電路最初處於正常模式，並且由此電晶體30、32、 34和36在控制信號Cl』、C2』、C3和C4的控制下參與提升操作。設置控制信號C5和C6以 便截止(禁用)電晶體130和132。比較器160的輸出162隨後改變狀態。響應於此，邏輯 電路170轉變到電流受限操作模式。在電流受限模式中，電晶體130、132、34和36在控制 信號C5、C6、C3和C4的控制下參與提升操作。設置控制信號Cl』和C2』以便截止(禁用) 電晶體30和32。當不再滿足比較Vsense > Vthreshold時(優選地，利用某些遲滯效應)， 提升操作恢復負電壓輸出電平Vneg，並且比較器160的輸出162改變狀態。邏輯電路170 隨後轉變回正常操作模式，其中電晶體30、32、34和36在控制信號C1』、C2』、C3和C4的控 制下參與提升操作(並且設置控制信號C5和C6以便截止(禁用)電晶體130和132)。
現在參照圖8，其示出了用於電壓感測電路150的一個實現的電路圖。負電壓Vneg 輸出42通過電阻器Rl和PMOS電晶體Ml的源極/漏極路徑接地。按照類似於電流鏡像的 配置，PMOS電晶體Ml的柵極連接至PMOS電晶體M3的柵極。PMOS電晶體M3的源極/漏 極路徑與NMOS電晶體M2的源極/漏極路徑和電阻器R2串聯連接。按照類似於電流鏡像 的配置，NMOS電晶體M2的柵極連接至NMOS電晶體M4的柵極。在PMOS電晶體M3的源極 /漏極路徑和NMOS電晶體M2的源極/漏極路徑的串聯互連處獲取電壓感測電路150的輸 出Vsense。輸出電壓Vsense依照下述等式，跟隨負電壓輸出42處的輸入電壓Vneg
Vsense = Vdd-Vthn-(Vthp+Vneg)氺R1/R2
現在參考圖9，其示出了邏輯電路170的一個實現的電路圖。比較器160的輸出 162在NAND門200的第一輸入處被接收。NAND門200的另一輸入接收時鐘信號202。NAND 門200的輸出被施加至NOR門204的第一輸入。NOR門204的第二輸入接收禁用控制信號 206。NOR門204的輸出被施加至重置信號生成電路208的輸入。
前述電路的操作如下當滿足Vthreshold比較時，比較器160的輸出162變高。時 鍾信號202的下一高脈衝傳遞比較器輸出信號，以作為從NAND門200輸出的邏輯低信號。 如果禁用控制信號206處於低電平時(即，該電路的操作被啟用)，則NOR門204傳遞該信 號，以作為邏輯高信號。重置生成電路208對NOR門204的邏輯高輸出進行響應，以便產生 邏輯低重置輸出210。
繼續圖9的描述，重置生成電路208的輸出210被施加至NOR門212的第一輸入。 NOR門212的第二輸入接收選通信號CtrlN(待描述)。NOR門212的輸出被施加至AND門 214的第一輸入。AND門214的第二輸入接收上電復位(POR)信號。AND門214的輸出被施 加至定時器172的控制輸入。定時器172生成第一選通信號CtrlN和第二選通信號CtrlP。 當定時器172未計數時(即，未對時段174進行計時)，第一選通信號CtrlN是邏輯低，而第二選通信號CtrlP是邏輯高。相反，當定時器172進行計數時(S卩，對時段174進行計時)， 第一選通信號CtrlN是邏輯高，而第二選通信號CtrlP是邏輯低。第一選通信號CtrlN被 施加至第一復用器220的選通輸入(輸出第二(C2』)控制信號)和第二復用器222的選通 輸入(輸出第六(C6)控制信號)。第二選通信號CtrlP被施加至第三復用器224的選通 輸入(輸出第一(Cl』 )控制信號)和第四復用器226的選通輸入(輸出第五(( )控制信 號)。第一復用器220的第一輸入接收邏輯低電平，第二輸入接收第二(以)控制信號。第 二復用器222的第一輸入接收第二(以)控制信號，第二輸入接收邏輯低電平。第三復用器 224的第一輸入接收第一(Cl)控制信號，第二輸入接收邏輯高電平。第四復用器226的第 一輸入接收邏輯高電平，第二輸入接收第一(Cl)控制信號。
前述電路的操作如下當定時器172未計數時，第一選通信號CtrlN是邏輯低，而 第二選通信號CtrlP是邏輯高。這對應於正常操作模式。利用處於邏輯低的第一選通信號 CtrlN，第一復用器220傳遞第二控制信號(以)到其輸出，以產生第二控制信號C2』，而第 二復用器222傳遞邏輯低信號以作為第六控制信號C6。利用處於邏輯高的第二選通信號 CtrlP，第三復用器2M傳遞第一控制信號(Cl)到輸出以產生控制信號Cl』，而第四復用器 2 傳遞邏輯高信號以作為第五控制信號C5。這樣，邏輯電路170產生信號C2』 =C2，C6 =邏輯低，Cl，=Cl以及C5=邏輯高。在此模式下，電晶體30、32、34和36在提升操作中 起作用，以產生負輸出Vneg = -Vcc。
儘管第一選通信號CtrlN是邏輯低(因為定時器172並未計數)，但接收邏輯低重 置脈衝輸出210使得在NOR門212的輸出處生成邏輯高信號。這樣，當定時器172未計數 時，比較器160的邏輯高輸出162 (當超過Vthreshold時)產生NOR門212的邏輯高輸出。 如果POR信號是邏輯高(指示POR已完成)並且NOR門212生成邏輯高輸出(響應於比較 器160的邏輯高輸出162)，則AND門214的輸出是邏輯高，其觸發定時器172開始計數。在 這點上，操作模式切換到電流受限操作模式。
當定時器172計數時(即，對時段174進行計時)，第一選通信號CtrlN是邏輯高， 而第二選通信號CtrlP是邏輯低。因為第一選通信號CtrlN是邏輯高，所以NOR門212阻 止比較器160的邏輯高輸出162在NOR門212的輸出處產生邏輯高信號。這避免了比較器 160的時鐘控制的邏輯高輸出162會重置定時器172。
利用處於邏輯高的第一選通信號CtrlN，第一復用器220傳遞邏輯低信號以作為 第二控制信號C2』，而第二復用器222傳遞第二控制信號(以)到其輸出以產生第六控制信 號C6。利用處於邏輯低的第二選通信號CtrlP，第三復用器224傳遞邏輯高信號以作為第一 控制信號Cl』，而第四復用器2 傳遞第一控制信號(Cl)到輸出以作為第五控制信號C5。 這樣，邏輯電路170產生信號C2，=邏輯低、C6 = C2、Cl』 =邏輯高、C5 = Cl。在此模式 中，電晶體130、132、34和36在提升操作中起作用，以產生負輸出Vneg = -Vcc。
當計數器172確定時間段174期滿時，邏輯電路170轉變回正常操作模式。如上所 述，當在正常操作模式中時，第一選通信號CtrlN是邏輯低，而第二選通信號CtrlP是邏輯 高。這使得響應於比較器160的邏輯高輸出162，重新啟用NOR門212以傳遞重置信號生成 器208輸出的信號210。處於邏輯低的第一選通信號CtrlN進一步控制第一復用器220和 第二復用器222，以產生信號C2』 = C2和C6 =邏輯低。處於邏輯高的第二選擇信號CtrlP 進一步控制第三復用器2 和第四復用器226，以產生信號Cl』 = Cl和C5 =邏輯高。在此模式中，電晶體30、32、34和36在提升操作中起作用，以產生負輸出Vneg = -Vcc。
針對警告輸出信號180，存在多種可用於生成此信號的備選方案。在一個實施方式 中，當操作模式從正常切換到電流受限時，定時器172生成警告輸出信號180。在另一實施 方式中，警告輸出信號是選通信號CtrlN或CtrlP的狀態，或由選通信號CtrlN或CtrlP的 狀態觸發。
現在參考圖10，其中示出了邏輯電路170的另一實現的電路圖。在此實現中，比較 器160是遲滯比較器。用於此比較器160的兩個跳變點是相對於單個參考電壓Vthreshold 而設置的。應當理解，如果需要的話，比較器160可以備選地接收第一和第二參考電壓，以 用於定義跳變點。
當Vsense小於用於第一跳變點的參考電壓時，比較器160的輸出是邏輯低。這對 應於正常操作模式，其中第一選通信號CtrlN是邏輯低，而第二選通信號CtrlP是邏輯高。 利用處於邏輯低的第一選通信號CtrlN，第一復用器220傳遞第二控制信號(以)到其輸出 以產生第二控制信號C2』，而第二復用器222傳遞邏輯低信號到其輸出以產生第六控制信 號C6。利用處於邏輯高的第二選通信號CtrlP，第三復用器2M傳遞第一控制信號(Cl)到 輸出以作為第一控制信號Cl，，而第四復用器2 傳遞邏輯高信號以作為第五控制信號C5。 由此，邏輯電路170產生信號C2』 = C2、C6 =邏輯低、Cl』 =Cl以及C5 =邏輯高。在此模 式中，電晶體30、32、34和36在提升操作中起作用，以便產生負輸出Vneg = -Vcc。
當Vsense超過用於第一跳變點的參考電壓時，比較器160的輸出是邏輯高。這對 應於電流受限操作模式，其中第一選通信號CtrlN是邏輯高，而第二選通信號CtrlP是邏輯 低。利用處於邏輯高的第一選通信號CtrlN，第一復用器220傳遞邏輯低信號以作為第二控 制信號C2』，而第二復用器222傳遞第二控制信號(以)到其輸出以產生第六控制信號C6。 利用處於邏輯低的第二選通信號CtrlP，第三復用器2M傳遞邏輯高信號以作為第一控制 信號Cl』，而第四復用器2 傳遞第一控制信號(Cl)到其輸出以作為第五控制信號C5。這 樣，邏輯電路170產生信號C2，=邏輯低、C6 = C2、C1』 =邏輯高以及C5 = C1。在此模式 中，電晶體130、132、34和36在提升操作中起作用，以產生負輸出Vneg = -Vcc。
當Vsense小於用於第二(遲滯)跳變點的參考電壓時，比較器160的輸出是邏輯 低。這對應於正常操作模式，其中第一選通信號CtrlN是邏輯低，第二選通信號CtrlP是邏 輯高。如上所述，在正常操作模式中，邏輯電路170產生信號C2，= C2、C6 =邏輯低、Cl』 =Cl以及C5 =邏輯高。在此模式中，電晶體30、32、34和36在提升操作中起作用，以產生 負輸出 Vneg = -Vcc。
儘管前文討論強調的是電荷泵的正常工作操作環境中的操作，但是應當理解，在 此描述的切換操作同樣適用於加電(power-up)。由此，邏輯電路170可以被配置為響應於 加電狀況首先進入電流受限操作模式。僅當加電完成並且負輸出電壓Vneg達到正常狀態 之後，邏輯電路170才切換到正常操作模式。
在一個實施方式中，在此描述的電荷泵用於為音頻放大器應用生成負電源電壓 Vneg。在此操作中，不期望利用響應於加載的大電流(即，正常模式)來提升，大電流會使 得Vneg變得更正向。針對此的一個原因在於正常模式提升會引起大量瞬變電流，其對於 音頻放大器的輸出開關MOS電晶體和金屬連接是有害的。另外，當利用大電流來提升Vneg 時，不能保證不受閂鎖影響。所以，優選的是用較慢提升來取代，從而提供了 Vneg朝著-Vdd方向的柔和恢復。
儘管在附圖中示出了本發明方法和設備的優選實施方式並在上文的具體實施方 式中進行了描述，但是應當理解，本發明並不限於所公開的實施方式，而是能夠有很多重新 布置、改進和替換，而不會脫離在所附權利要求中給出並定義的本發明的精神。
權利要求
1.一種電路，包括電荷泵電路，其包括第一功率電晶體，所述第一功率電晶體可由第一控制信號選擇性 激活以將相對較大量電流遞送至電容器，所述電荷泵電路進一步包括與所述第一功率晶體 管並聯連接的第二非功率電晶體，所述第二非功率電晶體可由第二控制信號選擇性激活以 將相對較少量電流遞送至所述電容器，所述電荷泵電路包括提升的電壓輸出；電壓感測電路，其被耦合以感測所述提升的電壓輸出並生成感測的電壓輸出；比較電路，其被配置用於將所述感測的電壓輸出與閾值電壓進行比較；邏輯電路，其被耦合以接收所述比較電路的輸出，所述邏輯電路被配置用於如果未滿 足所述比較，則啟用所述第一功率電晶體而禁用所述第二非功率電晶體，所述邏輯電路進 一步被配置用於如果滿足所述比較，則禁用所述第一功率電晶體而啟用所述第二非功率 電晶體。
2.根據權利要求1所述的電路，其中所述電容器是所述電荷泵電路的飛電容器。
3.根據權利要求1所述的電路，其中所述電容器是所述電荷泵電路的負載電容器。
4.根據權利要求1所述的電路，其中所述電荷泵電路是負電荷泵。
5.根據權利要求1所述的電路，其中所述第一控制信號和所述第二控制信號是非重疊 振蕩信號的一段，當所述第一功率電晶體被啟用時，所述邏輯電路選擇性地將所述非重疊 振蕩信號傳遞至所述第一功率電晶體；當所述第二非功率電晶體被啟用時，所述邏輯電路 選擇性地將所述非重疊振蕩信號傳遞至所述第二非功率電晶體。
6.根據權利要求1所述的電路，其中所述比較電路是遲滯比較器，所述邏輯電路進一 步被配置用於如果隨後並未滿足包括某些遲滯的比較，則啟用所述第一功率電晶體而禁 用所述第二非功率電晶體。
7.根據權利要求1所述的電路，其中所述邏輯電路進一步包括定時器，響應於滿足所 述比較，所述定時器開始對時間段進行計數，其中所述邏輯電路禁用所述第一功率電晶體 而啟用所述第二非功率電晶體，所述邏輯電路進一步被配置用於當所述時間段期滿時，啟 用所述第一功率電晶體而禁用所述第二非功率電晶體。
8.一種方法，包括將輸出提升至提升的電壓電平，其中提升包括通過將相對較大量電流遞送到電容器 的第一功率電晶體或者將相對較少量電流遞送至所述電容器的第二非功率電晶體，來選擇 性地將電流遞送至所述電容器；感測所述提升的電壓電平，並生成感測的電壓輸出；將所述感測的電壓輸出與閾值電壓進行比較；如果未滿足所述比較，則啟用所述第一功率電晶體而禁用所述第二非功率電晶體；以及如果滿足所述比較，則禁用所述第一功率電晶體而啟用所述第二非功率電晶體。
9.根據權利要求8所述的方法，其中所述電容器是所述電荷泵電路的飛電容器。
10.根據權利要求8所述的方法，其中所述電容器是所述電荷泵電路的負載電容器。
11.根據權利要求8所述的方法，其中所述提升的電壓電平是負電壓電平。
12.根據權利要求8所述的方法，其中比較包括與遲滯進行比較，以及進一步包括如 果隨後未滿足包括某些遲滯的所述比較，則啟用所述第一功率電晶體而禁用所述第二非功率電晶體。
13.根據權利要求8所述的方法，進一步包括響應於滿足所述比較，開始對時間段進 行計時，其中所述第一功率電晶體被禁用而所述第二非功率電晶體被啟用，並且進一步包 括當所述時間段期滿時，啟用所述第一功率電晶體而禁用所述第二非功率電晶體。
14.一種電路，包括電荷泵電路，包括第一功率電晶體，其可由第一控制信號選擇性激活以將相對較大量電流遞送至第一電 容器；第二功率電晶體，其可由第二控制信號選擇性激活以將相對較大量電流從所述第一電 容器遞送至第二電容器；第三非功率電晶體，其與所述第一功率電晶體並聯連接，並且可由第三控制信號選擇 性激活以將相對較少量的電流遞送至所述第一電容器；第四非功率電晶體，其與所述第二功率電晶體並聯連接，並且可由第四控制信號選擇 性激活以將相對較少量的電流從所述第一電容器遞送至所述第二電容器；以及提升的電壓輸出，其耦合至所述第二電容器；電壓感測電路，其被耦合以感測所述提升的電壓輸出並生成感測的電壓輸出；比較電路，其被配置以將所述感測的電壓輸出與閾值電壓進行比較；邏輯電路，其被耦合以配置所述電荷泵響應於所述比較電路的輸出而在第一操作模式 和第二操作模式中操作，當未滿足所述比較時，所述第一操作模式啟用所述第一功率晶體 管和所述第二功率電晶體而禁用所述第三非功率電晶體和所述第四非功率電晶體；如果滿 足所述比較，則所述第二操作模式禁用所述第一功率電晶體和所述第二功率電晶體而啟用 所述第三非功率電晶體和所述第四非功率電晶體。
15.根據權利要求14所述的電路，其中所述第一電容器是所述電荷泵電路的飛電容 器，而所述第二電容器是所述電荷泵電路的負載電容器。
16.根據權利要求14所述的電路，其中所述電荷泵電路是負電荷泵。
17.根據權利要求14所述的電路，其中所述比較電路是遲滯比較器，所述邏輯電路進 一步被配置用於如果隨後未滿足包括某些遲滯的所述比較，則從所述第二操作模式返回 到所述第一操作模式。
18.根據權利要求14所述的電路，其中所述邏輯電路進一步包括定時器，所述定時器 在所述第二操作模式被啟用時開始對時段進行計數，所述邏輯電路進一步被配置用於當 所述時段期滿時，從所述第二操作模式返回到所述第一操作模式。
19.根據權利要求14所述的電路，其中所述邏輯電路進一步被配置用於如果隨後未 滿足所述比較，則從所述第二操作模式返回到所述第一操作模式。
20.根據權利要求14所述的電路，其中所述第一控制信號和所述第三控制信號是非重 疊振蕩信號的一段，當所述第一功率電晶體在所述第一操作模式中被啟用時，所述邏輯電 路選擇性地將所述非重疊振蕩信號傳遞至所述第一功率電晶體；當所述第三非功率電晶體 在所述第二操作模式中被啟用時，所述邏輯電路選擇性地將所述非振蕩信號傳遞至所述第 三非功率電晶體。
21.根據權利要求14所述的電路，其中所述第二控制信號和所述第四控制信號是非重疊振蕩信號的一段，當所述第二功率電晶體在第一操作模式中被啟用時，所述邏輯電路選 擇性地將所述非重疊振蕩信號傳遞至所述第二功率電晶體；當所述第四非功率電晶體在所 述第二操作模式中被啟用時，所述邏輯電路選擇性地將所述非重疊振蕩信號傳遞至所述第 四非功率電晶體。
22.根據權利要求14所述的電路，其中所述第一控制信號、所述第二控制信號、所述第 三控制信號和所述第四控制信號是非重疊振蕩信號的一段，當所述第一功率電晶體和所述 第二功率電晶體在第一操作模式中被啟用時，所述邏輯電路選擇性地將所述非重疊振蕩信 號傳遞至所述第一功率電晶體和所述第二功率電晶體；當所述第三非功率電晶體和所述第 四非功率電晶體在所述第二操作模式中被啟用時，所述邏輯電路選擇性地將所述非重疊振 蕩信號傳遞至所述第三非功率電晶體和所述第四非功率電晶體。
全文摘要
一種電荷泵電路，包括第一功率電晶體，其可由第一控制信號選擇性激活以將相對較大量電流遞送至電容器，以及與第一功率電晶體並聯連接的第二非功率電晶體，其可由第二控制信號選擇性激活以將相對較少量電流遞送至所述電容器。電荷泵電路包括提升的電壓輸出，其被感測以生成感測的電壓輸出。比較電路將感測的電壓輸出與閾值電壓進行比較。邏輯電路接收比較電路的輸出，如果未滿足所述比較，則在第一操作模式中啟用第一功率電晶體而禁用第二非功率電晶體。如果滿足比較，則該邏輯電路進一步在第二操作模式中禁用第一功率電晶體而啟用第二非功率電晶體。在隨後未滿足比較之後，邏輯電路從第二操作模式返回到第一操作模式。
文檔編號H03K19/003GK102035369SQ20091017411
公開日2011年4月27日 申請日期2009年9月30日 優先權日2009年9月30日
發明者林鴻武 申請人:意法半導體研發(深圳)有限公司